systemverilog断言快速教程.pdf

  1. 1、本文档共8页,其中可免费阅读3页,需付费100金币后方可阅读剩余内容。
  2. 2、本文档内容版权归属内容提供方,所产生的收益全部归内容提供方所有。如果您对本文有版权争议,可选择认领,认领后既往收益都归您。
  3. 3、本文档由用户上传,本站不保证质量和数量令人满意,可能有诸多瑕疵,付费之前,请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形,可联系本站下载客服投诉处理。
  4. 4、文档侵权举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多

Bind:veryusefulinsystemverilog.

Assertion:

1.##“a##3b”意思是a之后3个周期b….

2.“|-”表示如果先行算子匹配,后序算子在同一周期开始计算

3.“|=”表示如果先行算子匹配,后序算子在下一个周期开始计算

4.重复操作符:

*连续重复“[*m]”:“a[*1:3]”表示a被连续重复1~3次

**跳转重复“[-]”:“a[-3]”

文档评论(0)

智洲云帆 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档