13-4 触发器 课件(共18张PPT)-《电工电子技术与技能》同步教学（大象版）.pptx

§13-4触发器※RS触发器主题13组合逻辑电路和时序逻辑电路数字电路中的基本工作信号是二进制数字信号，触发器就是存放这种信号的基本单元，也是组成时序逻辑电路的基本单元，在信号产生、变换和控制电路中有着广泛的应用。触发器的类型较多，根据电路结构形式的不同，可分为基本触发器、同步触发器、主从触发器、边沿触发器等；根据逻辑功能的不同，可分为RS触发器、JK触发器、D触发器、T触发器等。一、基本RS触发器1.电路组成和符号基本RS触发器是由两个逻辑门首尾通过反馈线交叉耦合构成的。两个与非门交叉连接的基本RS触发器的电路组成及符号图所示。

§13-4触发器※RS触发器主题13组合逻辑电路和时序逻辑电路一、基本RS触发器1.电路组成和符号、为基本RS触发器的输入端，字母上面的非号“—”及符号图上面的小圆圈表示低电平有效。Q、Q为基本RS触发器的输出端，其状态总是互补的，通常规定触发器Q端的状态为触发器的状态。电路无输入信号时，有两个稳定状态，即Q=0、Q=1时触发器处于0态，Q=1、Q=0时触发器处于1态。基本RS触发器组成及符号

(1)1010原状态10新状态原状态新状态即无论触发器的原状态是什么，只要(2)0110新状态即无论触发器的原状态是什么，只要触发器都将被置为1态：触发器都将被置为0态：§13-4触发器※RS触发器主题13组合逻辑电路和时序逻辑电路一、基本RS触发器2.逻辑功能

(3)触发器的状态将保持原状态不变。(4)消失后，触发器的状态将不能确定。真值表：直接置1端不正常工作状态低电平置1置0,为“低电平有效”：直接置0端§13-4触发器※RS触发器主题13组合逻辑电路和时序逻辑电路一、基本RS触发器2.逻辑功能

§13-4触发器※RS触发器主题13组合逻辑电路和时序逻辑电路二、同步RS触发器在数字系统中，为协调各部分的工作状态，需要由时钟脉冲CP来控制触发器按一定的节拍同步动作，由时钟脉冲控制的触发器称为同步触发器，又称钟控触发器、时钟触发器。1.电路组成和符号在基本RS触发器的基础上增加了两个控制门G3、G4及一个控制信号CP。CP钟控端，控制门G3、G4的开通和关闭，R、S为信号输入端，、为输出端，为异步置1端，为异步置0端。

§13-4触发器※RS触发器主题13组合逻辑电路和时序逻辑电路二、同步RS触发器2.逻辑功能当CP=0时，无论R、S为何值，G3和G4输出均为1，基本RS触发器将保持原状态不变。当CP=1时，触发器的状态由RS端信号确定。

§13-4触发器※RS触发器主题13组合逻辑电路和时序逻辑电路三、主从RS触发器1.电路组成和符号主从RS触发器由两个同步RS触发器—主触发器和从触发器组成，从触发器的时钟脉冲是主触发器时钟脉冲取反的结果。

(1)当CP=0时，CP=1，控制门G7、G8被封锁，主触发器被禁止，控制门G3、G4被打开，从触发器使能，接收主触发器的信号，从而使。(2)当CP=1时，CP=0，门G3、G4被封锁，从触发器被禁止，即、状态不变，控制门G7、G8被打开，、由R、S决定。(3)当CP由1变为0时，由0变为1，主触发器被禁止，从触发器接收在CP=1期间存入主触发器的信号。§13-4触发器※RS触发器主题13组合逻辑电路和时序逻辑电路三、主从RS触发器2.逻辑功能

§13-4触发器※RS触发器主题13组合逻辑电路和时序逻辑电路三、主从RS触发器2.逻辑功能综上所述：主从RS触发器的逻辑功能与同步RS触发器的逻辑功能完全相同，只是分成两拍进行。第一拍，CP由0变1后，主触发器接收输入信号，但整个触发器的状态不变；第二拍，CP由1变0，即CP下降沿到来时，从触发器接收主触发器的信号，而主触发器不接收外来信号。主从RS触发器的真值表，与同步RS触发器的真值表一样，只不过触发方式为下降沿触发有效，图形符号中“○”表示CP下降沿触发有效，即状态变化发生在CP的下降沿时刻。

§13-4触发器※JK触发器、D触发器、T触发器主题13组合逻辑电路和时序逻辑电路一、JK触发器JK触发器是功能最完备的触发器，应用较广。根据结构的不同，JK触发器可分为维持阻塞型、边沿型、主从型等，它