1. 您所在位置：
  2. 网站首页
  3. 文档分类
  4. 计算机
  5. Java

48位全加器vhdl程序.pdf

48位全加器vhdl程序.pdf

    1. 1、本文档共2页，可阅读全部内容。
    2. 2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
    3. 3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
    4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
    查看更多

    4位并行全加器VHDL源程序：

    LIBRARYIEEE;

    USEIEEE.STD_LOGIC_1164.ALL;

    USEIEEE.STD_LOGIC_UNSIGNED.ALL;

    ENTITYadder4IS

    PORT(CI:INSTD_LOGIC;

    A:INSTD_LOGIC_VECTOR(3DOWNTO0);

    B:INSTD_LOGIC_VECTOR(3DOWNTO0);

    S:OUTSTD_LOGIC_VECTOR(3DOWNTO0);

    CO:OUTSTD_LOGIC);

    ENDE

    您可能关注的文档

    最近下载

    文档评论（0）

    徐风寒山肆皓 + 关注
    实名认证
    内容提供者

    该用户很懒，什么也没介绍

    咨询Ta 进入空间

    1亿VIP精品文档

    更多 >

    相关文档

    更多 >