- 1、本文档共7页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
.......
例1指出下图1所示电路的输出逻辑电平是高电平、低电平还是
高阻态。已知图(a)中的门电路都是74系列的TTL门电路,图(b)
中的门电路为CC4000系列的CMOS门电路。
图1
解:TTL门电路的输入端悬空时,相当于高电平输入,输入端
接有电阻时,其电阻阻值大于1.4K时,该端也相当于高电
平,电阻值小于0.8K时,该端才是低电平。而CMOS逻辑
门电路,输入端不管是接大电阻还是接小电阻,该端都相当
于低电平(即地电位)。所以有如下结论:
LLLL
(a)为低电平状态;是低电平状态;是高电平状态;
1234
输出为高阻状态;
LLL
(b)输出为高电平;输出是低电平状态;输出是低电
123
平状态;
S.......
.......
例2图例2所示为用三态门传输数据的示意图,图中n个三态
门连到总线BUS,其中D、D、…、D为数据输入端,EN、EN、…、
12n12
EN为三态门使能控制端,试说明电路能传输数据的原理。
n
图例2
解:由三态门电路符号可知,当使能端低电平时,三态门输出为
高阻阻态,所以,只要给各三态门的使能端EN,EN,,EN依次为
12n
高电平时,则DD,的数据就依次被传输到总线上去。
1n
例3某功能的逻辑函数表达式为L=∑m(1,3,4,7,12,14,15);
(1)试用最少量的“与-非”门实现该函数;
(2)试用最少量的“或-非”门实现该函数;
解:(1)设变量为A、B、C、D,用卡诺图化简,结合“1”方
格
S.......
.......
得:Lf(A,B,C,D)BCDABCACDABDBCDABCACDABD
(2)卡诺图中结合“0”方格,求最简的“或—与”表达
式,得:
L(AB)(BD)(BCD)(ACD)ABBDBCDACD
S.
文档评论(0)