电气工程师-专业基础(供配电)-数字电子技术-3.6时序逻辑电路.pdfVIP

电气工程师-专业基础（供配电）-数字电子技术-3.6时序逻辑电路

[单选题]1.采用中规模加法计数器74LS161构成的计数器电路如图3-6-1所

示，该电路的进制为()。[2017年真（江南博哥）题]

图3-6-1

A.十一进制

B.十二进制

C.八进制

D.七进制

正确答案：B

参考解析：74LS161为集成计数器，利用其异步清零功能（即CR＝0时置零）实

现十二进制计数功能，主循环过程如图3-6-2所示。

图3-6-2由图3-6-2可知，

74LS161从0000状态（置零状态）开始计数，当输入第12个CP脉冲（上升

沿）时，输出QQQQ＝1100，，此时异步清零低电平动作，计数

DCBA

器返回0000状态重新开始计数，因此为十二位进制计数器。

[单选题]2.如图3-6-3所示异步时序电路，该电路的逻辑功能为()。[2018年真

题]

图3-

6-3

A.八进制加法计数器

B.八进制减法计数器

C.五进制加法计数器

D.五进制减法计数器

正确答案：C

参考解析：JK触发器的特征方程为：

可知：

故可列真值表如表3-6-1。由真值表可

知，此电路完成了5种状态的循环转换，为五进制加法计数器。

表3-6-1

[单选题]3.图3-6-4所示电路中，对于A、B、和D的波形，触发器FF0和

FF1输出端Q、Q的波形是()。[2018年真题]

01

图3-6-4

A.

B.

C.

D.

正确答案：B

参考解析：D触发器的特征方程为：Qn＋1＝D，则Q0np＝D，由A脉冲的上升沿触发。JK触发器的特征方程

为：

则

由B脉冲的下降沿触发，即为B项。

[单选题]4.图示3-6-5电路的逻辑功能为()。[2014年真题]

图3-6-5

A.异步8进制计数器

B.异步7进制计数器

C.异步6进制计数器

D.异步5进制计数器

正确答案：D

参考解析：解题步骤如下：

①分析电路组成。该电路是由三个下降沿触发的JK触发器组成的电路。由于触

发器1的时钟信号为触发器0的输出，故为异步时序逻辑电路。

②驱动方程为：J＝QnQn，K＝1；J＝1；，K＝1。

21021＝Ksub10

③由JK触发器特征方程，确定状态方程为：

④画出状态转换图

如图3-6-6所示。则该电路输出有5种状态，依次循环，则为异步5进制计数

器。

图3-6-6

[单选题]5.n位寄存器组成的环形移位寄存器可以构成()位计数器。[2007年真

题]

A.n

B.2n

C.4n

D.无法确定

正确答案：A

参考解析：一个触发器只可以存放一位二进制信息，所以n位寄存器实际上就

是受同一时钟脉冲控制的n个触发器。当寄存n位二进制信息时，就需要有n

个触发器组成，可构成n