原创力文档- 1、本文档共64页，可阅读全部内容。
- 2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
- 3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
SystemVerilog芯片验证
第2章测试平台和数据类型
2024年3月21日
SystemVerilog芯片验证2024年3月21日1/64
测试平台
测试平台：生成激励，捕获响应，判别对错和测量进度
clk
rst_n
测试模块a
DUT
testb
sum
顶层模块top_tb
SystemVerilog芯片验证2024年3月21日2/64
测试平台被测设计
加法器模块
4moduleadder#(parameterWIDTH=4)(
5inputclk,
6inputrst_n,
7input[WIDTH-1:0]a,
8input[WIDTH-1:0]b,
9outputreg[WIDTH:0]sum);
10
11always@(posedgeclk,negedgerst_n)begin
12if(!rst_n)sum=0;
13elsesum=a+b;
14end
15endmodule
参数化类型也被称为泛型，其本质是将操作的数据类型定义成类型参数（type
parameter），在模块、类、接口和函数的定义中都可以使用参数化类型。
SystemVerilog芯片验证2024年3月21日3/64
测试平台被测设计
加法器模块端口描述
信号名方向位宽描述
clkinput1时钟
rst_ninput1异步低电平复位
ainputWIDTH-1加数
binputWIDTH-1被加数
sumoutputWIDTH求和结果
SystemVerilog芯片验证2024年3月21日4/64
测试平台测试模块
测试模块
测试模块被定义为自动（automatic）类型。
4moduleautomatictest#(parameterWIDTH=4)(
11initialbegin
12//输出初始值
13a=4h0;
14b=4h0;
15//等待复位结束
16@(posedgerst_n);
17//发送激励并采集响应
18
文档评论（0）