8位十进制频率计.pdfVIP

穷则独善其身，达则兼善天下。——《孟子》

华侨大学

八位十进制频率计的VHDL设计

底层文件一

十进制计数模块CNT10.VHD

Libraryieee;

Useieee.std_logic_unsigned.all;

Useieee.std_logic_1164.all;

Entitycnt10is

Port(clk,clr,ena:instd_logic;

cq:outstd_logic_vector(3downto0);

cout:outstd_logic);

endcnt10;

architecturebehavofcnt10is

begin

process(clk,clr,ena)

variablecqi:std_logic_vector(3downto0);

begin

ifclr=1thencqi:=(others=0);

elsifclkeventandclk=1then

ifena=1then

ifcqi9thencqi:=cqi+1;

elsecqi:=(others=0);

endif;

endif;

endif;

ifcqi=9thencout=1;

elsecout=0;

endif;

cq=cqi;

endprocess;

1

穷则独善其身，达则兼善天下。——《孟子》

华侨大学

endbehav;

底层文件二

32位寄存器REG32

Libraryieee;

Useieee.std_logic_1164.all;

Entityreg32is

Port(load:instd_logic;

din:instd_logic_vector(31downto0);

dout:outstd_logic_vector(31downto0));

endreg32;

architecturebehavofreg32is

begin

process(load,din)

begin

ifloadeventandload=1then

dout=din;

endif;

endproc