网站大量收购闲置独家精品文档,联系QQ:2885784924

芯片封装原理及分类.ppt

  1. 1、本文档共10页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多

qjx使用的局限性qjx试图采用简单的热阻表示复杂的芯片传热现象芯片内部的热传现象非常复杂,无法使用热阻来完美表示;热阻qjx无法用于准确预测芯片的温度,只能提供定性的热性能对比;如需准确预测特定工况下芯片的温度,我们需要其它的方法Convection/RadiationConvection/RadiationConductionConvectionConductionRadiationConductionJunctionXθjx芯片的详细模型建立所有芯片内部所有影响传热的结构Die硅或砷化镓材料,表面有发热集成电路通常为环氧树脂,厚为1-2milDieAttach铜制,用于加强传热或其它目地DieFlag/DiePadEncapsulant通常为环氧树脂材料金或铝制,数目等同于外面管脚数BondWiresSolderBalls通常材料为锡铅合金95Pb/5Sn或37Pb/63Sn.铜或铝42合金制LeadframesSubstrate通常由BT\FR4制成(塑料芯片);或氧化铝制成(陶瓷芯片)热阻网络模型-DELPHI模型DEvelopmentofLibrariesofPHysicalmodelsforanIntegrateddesignenvironmentDELPHI项目:从1993年到1996年,由欧盟资助,Flomerics公司负责协调,AlcatelBell、AlcatelEspace、PhilipsCFT、ThomsonCSF、Flomerics、NMRC等公司合作,旨在开发芯片的简化热模型的精确表示方法。PROFIT项目:同样由欧盟资助,由Philips公司负责协调,Flomerics、Nokia、Infineon、Philips、ST、Micred、TIMA、等公司合作,旨在开发芯片热模型的快速建立方法。项目产生了一系列成果,如芯片的热阻网络模型DELPHI标准、JEDEC组织认证的唯一热模型库FLOPACK、芯片热应力分析工具Flo/stress等。PRedictionOFtemperaturegradientsInfluencingThequalityofelectronicproductsPROFIT项目DELPHI项目DELPHI模型生成原理建立详细模型标准实验验证

误差估计在规定的N种边界条件下批处理进行详细模型计算封装参数(结构、材料参数)根据各种封装特点离散出各种热阻网络拓朴结构详细模型发布简化模型多种边界条件可以表示自然对流、强迫对流、散热器等多种环境根据各热阻节点的温度值优化得出具有最小误差的热阻值DELPHI项目组定义了99种边界条件;Flopack应用了44种或88种PBGA封装模型的建立PBGA封装特点?有机基片Organicsubstrate使用焊球(Solderballs)作为二级互联主要应用:ASIC’s,内存,图形显示,芯片组,通讯等.PBGA封装优缺点?I/O密度高;基片材BT具有较好的电性能;加工工艺类似PCB板,成本低廉非气密封装,不适合于长时工作的芯片或军用芯片Die与基片(Substrate)间的CTE不匹配如功耗大于2W,则可能需要加强散热手段主要类型的PBGA封装Wire-BondedPBGA(Die-up)BTDielectricThermalViasSolderBalls(37Pb/63Sn)Epoxy-basedEncapsulantSiliconDieDieAttachSolderMaskGoldBondWiresCuTracesPowerGroundPlanesBottomSpreaderDieFlagSignalVias最主流的PBGA封装,相对成熟的加工技术,可处理5W以上热耗。主要类型的PBGA封装Fine-PitchBGADieAttachSolderMaskBondWiresSubstrateDie由die-upPBGA变化而来别名:FSBGA,ChipArrayTM焊球间隙较小可归类为Near-CSP建模也较困难焊球间隙典型值为1mm,0.8mm,0.65mm,0.5mm,0.4mm经常缺少明显可见,比Die尺寸大的DiePad,因为Die大小与封装大小相近基片(substrate)中每个信号过孔

文档评论(0)

yingjiali1998 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档