计算机组成原理实验概述课件.pptVIP

這種基於乘積項的PLD基本都是由EEPROM和Flash工藝製造的，一上電就可以工作，無需其他晶片配合。4.4在系統可編程ispLSI2096可在系統中進行編程，為此它有五根線專門用於此功能:編程允許EN：為“0”時亢許進行在系統編程。2.串行時鐘SCK:編程命令和數據的串行時鐘輸入腳。3.串行數據輸入SDl:用於輸入命令或數據。4.串行數據輸出SDO：用於讀出數據。5.方式控制MODE：用於控制工作方式。使用這五根線可完成編程、讀出或擦除等操作。一般可把它們接至PC機的並行口，使用Lattice公司提供的編程軟體可完成所需的操作。在不通訊（編程）時，SCK，SDl，MODE可用作邏輯輸入。4.5PLD實驗板PLD實驗板的中間是一Lattice公司的ispLSI2096PLD。PLD室驗板的右上方有一片2Kx8bit容量的EEPROM電路ATMEL24C16，它具有加電後線上隨機讀/寫，掉電後資訊保存等優點，可作為實驗電腦的外存，用於保存記憶體中的程式代碼和控存中的微程式代碼。PLD板左下方有一個用於連接PC機並行口的8芯針插，其上信號由上向下分別為SCLK、GND、MODE、空、ispEN、SDI、SDO和VCC，見表4-1。通過它，可將PC機編譯生成的熔絲圖文件(·jed檔)下載到ispLSI2096。表4-1PLD實驗板熔絲圖（.ied）檔下載介面與PC機並行口的信號連接PLD板上方有兩個40芯插（不妨分別稱為“上左”“上中”“上右”），這三個插頭的信號分佈分別對應主板下方的三個插座。PLD板下方有一個20芯插和一個50芯插（“下左”“下右”），這兩個插頭的信號分佈分別對應實驗儀副板上方的兩個插座。“上左”“上中”“上右”和“下左”“下右”這五個插頭所含信號見圖4-5。用PLD實驗模組進行電腦部件實驗時，將“下右”及“下左”插頭和實驗儀副板相應插座插緊，並且將副板上的SW/USER開關撥置USER端，便可使用副板上的開關和燈進行實驗。用PLD實驗模組進行電腦整機實驗時，須將“上左”“上中““上右”三個插頭都分別與主板相應插座插緊。“下右”不可插。若需顯示實驗電腦的主要狀態，則插“下左”並且將SW/U班R置SW端。圖4-6示意了ispLSI2096PLD的引腳分布以及它在FD-CES實驗儀中的連接使用情況。由圖4-6可知，它的有些引腳只有一種用途，如第32腳(I/011)，它被實驗儀連接使用為CPU寫記憶體控制信號WC線。有些引腳有雙重用途，如第96腳(I/059)，它被實驗儀連接用作顯示燈L3的信號線(部件實驗時)或微指令寄存器的一輸出信號線M22(整機實驗時)。所以在用PLD範本進行電腦部件或電腦整機實驗時，應分別讀人相應的定義ispLSI2096引腳的檔(簡稱pin定義檔)。蘭色：邏輯單元紅色：連線資源黃色：輸入輸出塊?典型的PLD的框圖3.4PLD/FPGA優點對用戶而言，CPLD與FPGA的內部結構稍有不同，但用法一樣，FPGA／CPLD晶片都是特殊的ASIC晶片，它們除了具有ASIC的特點之外，還具有以下幾個優點：隨著VlSI(VeryLargeScaleIC，超大規模積體電路)工藝的不斷提高單一晶片內部可以容納上百萬個電晶體，FPGA／CPLD晶片的規模也越來越大，其單片邏輯門數已達到上百萬門，它所能實現的功能也越來越強，同時也可以實現系統集成。FPGA／CPLD晶片在出廠之前都做過百分之百的測試，不需要設計人員承擔投片風險和費用，設計人員只需在自己的實驗室裏就可以通過相關的軟硬體環境來完成晶片的最終功能設計。所以，FPGA／CPLD的資金投入小，節省了許多潛在的花費。3.用戶可以反復地編程、擦除、使用或者在外圍電路不動的情況下用不同軟體就可實現不同的功能。FPGA／CPLD軟體包中有各種輸入工具和仿真工具，及版圖設計工具和編程器等全線產品，電路設計人員在很短的時間內就可完成電路的輸入、編譯、優化、仿真，直至最後晶片的製作。3.5PLD/FPGA的分類和使用在PLD/FPGA開發軟體中完成設計以後，軟體會產生一個最終的編程檔（如.pof）如何將編程檔燒到PLD晶片中去呢？1.對於基於乘積項（Product-