原创力文档- 1、本文档共10页，可阅读全部内容。
- 2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
- 3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
厦门大学电子工程系--第1页
厦门大学电子工程系
课程设计说明书
题目锁相环原理与应用
专业电子工程
班级04电子
学生姓名郑彦欣
学生学号
指导教师彭佳屈
2007年4月29日
1
厦门大学电子工程系--第1页
厦门大学电子工程系--第2页
目录
第一部分锁相环的基本原理3
1.1压控灵敏度Ko的测量4
1.2同步带△f，捕捉带△f的测量5
HP
第二部分PLL应用实验
2.1PLL频率合成器实验5
2.2PLL数字调谐实验9
第三部分实验心得11
2
厦门大学电子工程系--第2页
厦门大学电子工程系--第3页
锁相环原理与应用
第一部分锁相环的基本原理
一个典型的锁相环（PLL）系统，是由鉴相器（PD），压控振荡器（VCO）和低通滤
波器（LPF）三个基本电路组成（如下图）。
图1
实验原理及步骤
实验采用低功耗、宽工作电源、集成度高的CMOS芯片。主要用CD4046，CD4046
是工作在1MHZ以下的通用PLL产品，他广泛应用与计算机借口领域。
如图2表示了CD4046的电路方框图
VCC
图2
CD4046简要介绍
3
厦门大学电子工程系--第3页
厦门大学电子工程系--第4页
引脚（16）是正电平接入端；（8）脚是负电源，在用单电源时接地；（6）（7）脚外接
电容C1，（11）脚接外电阻R1，R1和C1决定VCO的自由振荡频率；（12）脚外接电阻
R2，他的作用是确定在控制电压为0时的最低振荡频率；（5）脚为VCO禁止端，当（5）
脚为加上“1”时，VCO停止工作，“0”时工作；（14）端是PLL参考基准输入端；（4）
脚是VCO的输出断；（3）是比较输入端；（2）和（13）是PD1和PD2的输出端；（9）
是VCO的控制端；（10）是缓冲放大器的输出端；（1）和（2）配合可做锁定的指示；（15）
是内设5V的基准电压的输出端。
实验一PLL参数测试
一、同步带△f，捕捉带△f的测量。
HP
实验方块如图4
图4
具体的方法是：用双踪示波器同时观察Vi和Vv的波形，并用频率计测量Vv的频率
fv。先调节信号源频率fifv，使环路失锁。然后，缓慢地调节信号源频率使fi逐步升高，
注意观察Vi和Vv的波形，用频率计测出Vi和Vv刚刚进入同步状态（Vi和Vv同为稳
定的，形状清晰的波形）时所对应的频率fi
文档评论（0）