模拟电路与数字电路 课后习题参考答案 高明 第8--14章.pdf

第八章

一、填空题

1.空翻，响应上升沿，响应下降沿

2.J=1且K=1

3.S和R不能同时为0

4.2

5.1

SJQn

6.KR、，JKT

7.2n

8.Qn

二、选择题

1.D

2.B

3.D

4.A

5.D

第九章

一、填空题

1.当前时刻，历史

2.真值表，状态转换图

3.存储电路

4.6

5.10

6.过零比较器，十进制

7.3

8.清零信号、时钟信号

9.乘法，除法

二、选择题

1.A

2.D

3.B

4.B

三、综合题

1.略

2.略

3.

组合逻辑电路是任意时刻的输出仅仅取决于该时刻的输入，与电路原来的状态无关。时

序逻辑电路是不仅仅取决于当前的输入信号，而且还取决于电路原来的状态，或者说，还与

以前的输入有关。

组合逻辑电路没有存储记忆，时序逻辑电路却包含了存储记忆。

组合逻辑电路只是包含了电路，但是时序逻辑电路包含了组合逻辑电路+存储电路，输

出状态必须反馈到组合电路的输入端，与输入信号共同决定组合逻辑的输出.

4.略

5.略

6.略

第十章

综合题

1.

阻塞赋值在该语句结束时就立即完成赋值操作。

如果在一个块语句中有多条阻塞赋值语句，那么写在前面的赋值语句没有完成之前，后

面的语句就不能被执行，仿佛被阻塞了一样，因而被称为阻塞赋值。连续的阻塞赋值操作是

顺序完成的。在组合电路里采用阻塞赋值实现。

非阻塞赋值在整个过程块结束后才完成赋值操作。连续的非阻塞赋值操作是同时完成的，

即在同一个顺序块中，非阻塞赋值表达式的书写顺序，不影响赋值的结果。在时序电路里采

用非阻塞赋值实现。

2.

modulemux_4x1(out,in0,in1,in2,in3,sel);

inputin0;

inputin1;

inputin2;

inputin3;

input[1:0]sel;

outputout;

regout;

always@(selorin0orin1orin2orin3)

case(sel)

2b00:out=in0;

2b01:out=in1;

2b10:out=in2;

2b11:out=in3;

default:out=1bx;//默认情况下，输出不确定的值

endcase

endmodule

3.

moduleseg_translator(input[3:0]data_in,outputreg[6:0]seg_out);

always@(data_in)

begin

case(data_in)

4d0:seg_out=7b1000000;//Display0

4d1:seg_out=7b1111001;//Display1

4d2:seg_out=7b0100100;//Display2

4d3:seg_out=7b0110000;