网站大量收购独家精品文档,联系QQ:2885784924

步时序逻辑电路.pptVIP

  1. 1、本文档共10页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多

第六章时序逻辑电路的分析和设计一、时序逻辑电路:1、数字逻辑电路:组合逻辑电路(特点):任何时刻电路产生的稳定输出信号仅与该时刻电路的输入信号有关。时序逻辑电路(特点):任何时刻电路的稳定输出信号与该时刻和过去的输入信号都有关,必须含有存储电路。2、时序逻辑电路:同步时序逻辑电路:某时刻电路的稳定输出与该时刻的输入和电路的状态有关。异步时序逻辑电路:电路中没有统一的时钟脉冲,电路状态的改变是由外部输入信号的变化直接引起的。6.1时序逻辑电路的基本概念§6.1时序逻辑电路的基本概念一、时序逻辑电路的基本结构及特点:1、基本结构:由组合电路和存储电路(延迟元件和触发器),两部分组成。2、逻辑关系:1)输出方程Z=F1(X,Qn);2)驱动方程(激励函数):Y=F2(X,Qn);3)状(次)态方程:Qn+1=F3(Y,Qn)。3、特点:1)它由组合电路和存储电路组成。2)时序逻辑电路中存在反馈,因而电路的工作状态与时间因素相关,即时序电路的输出由电路的输入和电路原来的状态共同决定。二、时序逻辑电路的分类:同步时序电路的速度高于异步时序电路,但电路结构一般较后者复杂。状态变量输出函数输入变量010203040506逻辑方程式:状态表:反映时序逻辑电路的输出Z、次态Qn+1和电路的输入X、现态Qn间对应取值关系的表格称为状态表。状态图:反映时序逻辑电路状态转换规律及相应输入、输出取值关系的图形称为状态图。时序图:时序电路的工作波形图。Mealy型电路:输出信号不仅与存储电路的输出状态有关,而且还与时序电路的输入信号有关。Z=F1(X,Qn)Moore型电路:输出信号仅与存储电路的输出状态有关。Z=F1(Qn)三、时序逻辑电路功能的描述方法:6.2时序逻辑电路的分析方法时序逻辑电路的分析:就是根据给定的时序逻辑电路图,通过分析,求出它的输出Z的变化规律,以及电路状态Q的转换规律,进而说明该时序电路的逻辑功能和工作特性。一般步骤:根据给定的时序电路图写出下列各逻辑方程式:1)各触发器的时钟信号CP的逻辑表达式。2)时序电路的输出方程;3)各触发器的驱动方程。将驱动方程代入相应触发器的特性方程,求得各触发器的次态方程,也就是时序逻辑电路的状态方程。根据状态方程和输出方程,列出该时序电路的状态表,画出状态图或时序图。用文字描述给定时序逻辑电路的逻辑功能。异步时序逻辑电路的分析:有触发信号作用的触发器能改变状态,无触发信号作用的触发器则保持原有的状态不变。例1:P217例2:P219例4:P2216.3同步时序逻辑电路的设计方法§6.3同步时序逻辑电路的设计方法一、基本思想:用尽可能少的触发器和门电路来实现所要求的逻辑功能。即:1)简洁,明了,低成本;2)可靠、稳定、一致性。二、步骤:1、一般过程:2、详细说明:1)由给定的逻辑功能求出原始状态图:原始状态图:直接由要求实现的逻辑功能求得的状态转换图。画出原始状态图是设计的最关键步骤:a)分析给定的逻辑功能,确定输入变量,输出变量及该电路应包含的状态,并用字母S0,S1….表示这些状态。b分别以上述状态为现态,考察在每一个可能的输入组合作用下应转入哪个状态及相应的输出,便可求得符合题意的状态图。一、建立原始状态图和原始状态表:1、必须弄清楚电路输出和输入的关系以及状态的转换关系。2、建立原始状态图没有统一的方法,但一般应考虑以下几个方面:1)设立初始状态:(时序逻辑电路在输入信号开始作用之前的状态称为初始状态)。首先设立初始状态,然后从初始状态出发考虑在各输入作用下的状态转移和输出响应。2)根据需要记忆的信息增加新的状态。应根据问题中要求记忆和区分的信息去考虑设立每一个状态。一般说来,若在某个状态下出现的输入信号能用已有状态表示时,才令其转向新的状态。3)确定各时刻电路的输出:在描述逻辑问题的原始状态图和原始状态表中,状态数目不一定能达到最少,这一点无关紧要,因可对它再进行状态化简。应把清晰、正确地描述设计要求放在第一位。由于开始不知描述一个给定的逻辑问题需多少状态,故在原始状态图和状态表中一般用字母或数字表示状态。状态等价:是指在原始状态图中,如果有两个或两个以上的状态,在输入相同的条件下,不仅有相同的输出,而且向同一全次态转换,则称这些状态是等到价的。凡是等价状态都可以合并。状态化简:使状态数目减少,从而可以减少电路中所需触发器的个数或门电路的个数。判断两个状态等价的方法(在输入相同的条件下):第一,它们的输出完全相同;第二,它们的次态满足下列条件之一,即:(1)次态相同;(2)次态交错;(3)次态循环;(4)次态对等效。1234例:某序列

文档评论(0)

SYWL2019 + 关注
官方认证
文档贡献者

权威、专业、丰富

认证主体四川尚阅网络信息科技有限公司
IP属地四川
统一社会信用代码/组织机构代码
91510100MA6716HC2Y

1亿VIP精品文档

相关文档