基于MATLAB和Quartus II的FIR滤波器设计与仿真.pdf

基于MATLAB和QuartusII的FIR滤波器设计与仿真

时间:2008-09-01来源:作者:张园王辉点击：2479字体大小:【大中小】

在现代数字系统中，FPGA(现场可编程门阵列)以计算机为开发平台，经过设计输入、仿真、测

试和校验，直至达到预期结果。本文使用MathWorks公司的MATLAB软件和Altera公司的FPGA

开发软件QuartusII进行FIR滤波器的设计仿真，并给出了设计的一般步骤。该方法能够直观

地检验滤波器的设计效果，提高设计效率，缩短设计周期。

1FIR滤波器原理

1.1FIR滤波器基本结构

FIR滤波器的数学表达式为：

式中：N为FIR滤波器的抽头数；x(n)为第n时刻的输入样本；h(i)为FIR滤波器第i级抽头系

数。

普通的直接型FIR滤波器结构如图1所示。

在自适应处理、数据通信等领域中往往要求信号在传输过程中不能有明显的相位失真，FIR滤波

器可以做到线性相位满足此要求。FIR滤波器实质上是一个分节的延迟线，把每一节的输出加权

累加，得到滤波器的输出。对于FIR滤波器的单位脉冲响应h(i)只要满足以下2个条件之一，则

为线性相位滤波器。

线性相位的FIR滤波器具有中心对称的特性，其对称中心在N/2处。

1.2窗函数设计方法

FIR滤波器的设计方法有窗函数法、频率取样法和最优化设计法。其中窗函数法是设计FIR滤波

器最简单有效的方法，也是最常用的方法。在本设计中，所用到的滤波器的系数都是借助于窗

函数法完成的。窗函数设计法是一种通过截短和计权的方法使无限长非因果序列成为有限长脉

冲响应序列的设计方法。利用加窗函数进行截断和平滑，以实现一个物理可实现且具有线性相

位的FIR滤波器的设计目的。

FIR滤波器的窗函数法设计过程为：

式中：Hd(ejΩ)为逼近的理想滤波器频率响应；hd(k)为理想滤波器的单位脉冲响应，是无限长序

列。

为获取实际应用的FIR滤波，需将hd(k)截断，用有限长的h(k)近似表示，用窗函数可以避免吉

布斯现象h(k)=hd(k)ω(k)，最后得到实际FIR滤波的频率响应H(ejΩ)。

设计常用的窗函数有矩形窗、汉宁窗、海明窗、凯撒窗等。凯撒窗是一种适应性较强的窗，可

同时调整主瓣宽度和旁瓣电平，所以本设计选择凯撒窗实现。

1.3FPGA设计中的流水线原则

在FPGA设计中，为提高系统的运行速度，而将指令分为几个子操作，每个子操作由不同的单元

完成，这样，每一级的电路结构得到简化，从而减少输入到输出间的电路延时，在较小的时钟

周期内就能够完成这一级的电路功能。在下一个时钟周期到来时，将前一级的结果锁存为该级

电路的输人，这样逐级锁存，由最后一级完成最终结果的输出。也就是说，流水线技术是将待

处理的任务分解为相互有关而又相互独立、可以顺序执行的子任务来逐步实现。本设计在处理

加法器时，利用对称和流水线技术来提高滤波器的性能。

2基于计算机辅助的FIR滤波器设计流程

随着DSP技术在FPGA上的应用越来越广泛，FPGA制造商相继推出了一些可以快速简单进行

DSP设计的辅助性软件，利用这些软件的结合可以简化FIR滤波器设计。本设计将常用的

MATLAB软件和FPGA的设计软件QuartusII结合起来仿真。其设计流程的步骤如下。

1)在MATLAB中进行仿真设计和修改

设计指标为：采样频率1000Hz，f1=314Hz,f2=417Hz，阻带衰减40dB。通过参数指标确定

所需的阶数和参数值，部分程序如下：

wp=0.2*pi；//通带截止频率

W8=0.3*pi；//阻带截止频率

As=40；//最小阻带衰减

tr_width=ws-wp；//带宽

M=ceil((As-7.95)/(14.36*tr-width)；//按凯撒窗计算滤波器长度

disp([order，num2str(M)])；

n=[0:1:M-1]；

%beta=0.1102*(As-8.7)；//计算beta值(As50)

beta=0.5842*(A8-21)^0.4+0.07886*(As-21)；//(21

As50)，beta=3.3953

求出窗函数：

w_kai=(kaiser(M,beta))；//求凯撒窗函数

求理想和实际脉冲响应：

hd=ideal_lp(wc,M)；//理想脉冲

h=hd.*w_kai；//凯撒窗下实际脉冲

由图2、图3验证技术指标。

如果不满足，则要改变带