电子技术基础 课件 数电 第15章 时序逻辑电路.pptx

第15章时序逻辑电路;15.1?时序逻辑电路的基本概念;15.1?时序逻辑电路的基本概念;;(1)根据存贮电路中触发器状态变化的特点，时序电路分为：

同步时序电路和异步时序电路;(2)时序电路按输出信号的特点又可以分为米里（Mealy）型和摩尔(Moore)型时序电路两种;15.1.3时序电路的状态转换表、状态转换图和时序图;(3)时序图;15.2?基于触发器时序逻辑电路的分析;2.分析的一般步骤;b.输出方程;[例1]分析如图所示时序电路的逻辑功能。;存贮电路部分是三个T触发器;;将驱动方程代入触发器的特性方程，得状态方程为;(2)列状态转换表画出状态转换图;b.状态转换图;d.画出时序图;;;态序表:;[例2]分析图示同步时序电路的逻辑功能。;b.求状态方程;c.列状态表，画状态图;(2)状态图;(3)画波形图;该电路是一个同步模4可逆计数器，X为加/减控制信号，Z为借位输出。;[例3]分析图示同步时序电路的逻辑功能。;①输出方程和激励方程;②求状态方程;③列状态表，画状态图;状态图;④画波形图;由波形图可知，电路在CP脉冲作用下，把宽度为T的脉冲依次分配给Q0、Q１和Q2各端，该电路是一个脉冲分配器。;15.2.3异步时序电路的分析;[例4]分析如图所示时序电路的逻辑功能。;;a.驱动方程：;(2)根据状态方程列出状态转换真值表;(3)列态序表;(6)说明电路逻辑功能;15.3基于触发器时序逻辑电路的设计;目前还没有可遵循的固定程式来画状态图，对于较复杂的逻辑问题，一般需要经过逻辑抽象，先画出原始状态转换图。;(2)选择触发器，并进行状态分配;b.状态分配;可见，当N增大时，M值将急剧增加，要寻找一个最佳方案很困难。;c.列状态转换表、画状态转换图;b.写出驱动方程和时钟方程;同步时序电路的时钟脉冲同时加到各触发器的时钟端，只需求出各触发器控制输入端的驱动方程。;S0;因为状态数N=10，所以取触发器个数n=4;状态转换表;(3)求出三个向量方程;;b.将状态方程与JK触发器特性方程比较，可得各触发器的驱动方程;(4)由驱动方程画出逻辑电路图;(5)检查电路的自起启能力;;(6)状态转换图;15.3.3异步时序电路的设计;工作波形??;在选定时钟信号作用下，FF0、FF1、FF2均在各自的时钟信号下跳变时状态翻转，所以用下降沿触发的T触发器组成三位二进制异步加法计数器电路最为简单。;;如果在需要翻转时提供时钟信号沿，不需要翻转时就没有时钟沿;例如，选择时钟信号CP2=Q0，也能向FF2提供合适的时钟边沿。不过送至FF2时钟信号的?沿增加了一倍，在第2和第6个CP脉冲到来后，Q0均提供?沿，此时为了使Q2n+1=Q2n，不能再用T触发器，需要用其它类型的触发器，驱动方程会复杂一些。;2.T触发器实现加法计数器的构成规律;除了最低位的CP端应接计数脉冲CP外，高一位的CP端应接在相邻低位的Q端。;15.4集成计数器;b.异步计数器：计数脉冲并不引至所有触发器的CP端;c.双向计数器：又称可逆计数器，既可做加法，也可做减法;15.4?集成计数器;15.4.1异步集成计数器;(a)电路(b)符号图;两个复位端R01和R02，当其全为1时，计数器异步清零;(2)74293的工作原理;置0

FF0计数

FF0计数

FF1～FF3计数

FF1～FF3计数;(1)74290逻辑电路图;异步清0端R0(1)、R0(2)和异步置9端S9(1)、S9(2)均为高电平有效;逻辑符号;(2)74290功能表;74LS290构成十进制计数器的两种接法;15.4.2同步集成计数器;Q3、Q2、Q1、Q0是计数输出端;(2)74161功能;c.保持;进位输出信号CO=Q3Q2Q1Q0CTT;计数器74160，各输入、输出端子功能、功能表及符号与74161相同。;2.同步二进制计数器74163;74162与74163唯一不同之处是74162为十进制加法计数器。其功能表、符号图与74163完全相同。;3.同步可逆集成计数器74193;CPU是加法计数时钟信号;(2)74193主要功能;减法计数借位输出:;c.异步送数;清0

预置数

加法计数

减