集成电路设计的现状与未来.pptxVIP

1集成电路设计的现状与未来

集成电路发展的特点2摩尔定律：IC集成度每18个月增加一倍特征线宽每3年缩小30％集成电路一直是工业领先与理论工艺制造领先与设计的领域电子产品中集成电路所占成本从5－10％增加到30％－35％

国际半导体技术发展蓝图3

集成电路工艺发展趋势－14

集成电路工艺发展趋势-25英特尔公司已经在用65纳米工艺生产SRAM芯片，芯片含1000万个晶体管。英特尔公司65纳米工艺，采用能够阻止电流泄露到其它电路的晶体管以及其它技术，能够提高芯片的性能或降低能耗。在65纳米工艺芯片中栅极的长度更短了，从而提高晶体管的性能。通过保持厚度不变，电容将能够降低20%。65纳米工艺芯片中还包含能够切断其它晶体管电源的睡眠晶体管。

集成电路的产业变革和技术变革6

高性能集成电路的例子75GHz的第三代Itanium2处理器Intel和HP联合设计01130nm工艺,374平方毫米,4.1亿个晶体管026MB，24路组相联模式的3级cache03二重阈值电压，6层铜互联3V电压下以1.5GHz的速度运行最大功耗为130W04

第三代Itanium2处理器芯片照片

集成电路设计流程901.芯片功能、性能定义02.系统设计、算法设计03.行为级描述，行为级优化04.逻辑综合，逻辑优化，门级仿真，测试生成05.布局布线，参数提取，后仿真，制版数据生成06.芯片测试，封装。

用户提出芯片功能、性能要求，如：芯片功能定义10CPU芯片：位数、总线宽度、每秒执行指令数、数据传输速率、I/O驱动能力、功耗、工作温度01视频解码芯片：编解码方式，高清晰度／标准清晰度、输入／输出信号、控制性号。02智能卡：存储器容量，签名认证方案，芯片面积，芯片厚度，引脚数，工作电压，接触式／非接触式，管脚静电保护，信息保持时间。03

系统设计、算法设计11

行为级描述12

门级描述13

晶体管级描述14

芯片版图－单元15

芯片版图－单元16

芯片版图－总图117

芯片版图－总图218

半导体工艺发展与IC设计效率的比较19

提高IC设计效率的途径20

IC设计费用模型21

IC设计费用22不采用IP复用开发芯片，其费用将从每片$120M增长为$8B，或每片$3M增长为$200M。为保证电子工业的发展，到2007年每个芯片的97%均由IP复用模块构成，只有达到这一级别的复用水平，芯片的设计费用才能降低到可接受水平。为达到这一水平的设计复用设计芯片和设计IP的方法必须有很大的改变。

SOC-摆脱IC设计困境的途径23功能越来越复杂，一个团队不可能从每一个晶体管设计开始，必须用第三方的IP核；多个芯片在I/O上会增加功耗，SOC方法可降低功耗；产品的上市时间的压力，要求快速开发；和产品的生命周期越来越短，制版费用越来越贵，芯片必须可以重构，以延长其生命周期；深亚微米设计的问题，时序收敛更加困难；芯片复杂度增加，使得验证更加困难；以前的成功设计是宝贵的资源，必须重用。

SOC是什么？24SOC（SystemonaChip),系统芯片，片上系统，单芯片系统。

系统芯片SOC结构示意图25

SOC设计方法包括三个方面－126

SOC设计方法包括三个方面－227

SOC设计方法包括三个方面－328

IP（IntellectualProperty）：知识产权IP核是什么？29有独立功能的、经过验证的集成电路设计；为了易于重用而按嵌入式要求专门设计的；面积、速度、功耗、工艺容差上都是优化的；符合IP标准。

三种IP特点的比较30

使IP可复用的要点31

基于IP复用的SOC设计32

SOC设计面临两个基本的复杂性33工艺按比例缩小、新器件和新材料带来的影响。硅复杂性：芯片功能增加、成本上升、产品生命周期变短。系统复杂性：

硅复杂性－134STEP1STEP2STEP3STEP4器件寄生效应和电源／阈值电压非理想按比例缩小（漏电、电源管理、电路／器件创新、电流输送）；高频器件耦合和互连（噪声／干扰、信号完整性分析和控制、衬底耦合、延时）；制造设备的限制（统计性工艺模型、库特征分析）；全局互连性能和器件性能的比例变化的关系（片上通信、同步）；

硅复杂性－2351可靠性降低（栅绝缘体的隧道效应和击穿、焦耳热效应和电迁移、带电粒子引起的单事件扰动、故障容错能力）；2制造交付的复杂性（母版的改进和掩膜写入／检查流程、一次性工程费用）；3工艺的离散性（库特征分析、模拟和数字电路的性能、容错设计、版图重用、可靠的、可预测的实现平台）。

系统复杂性－136重用（支持结构化设计、模拟和数模混合信号、测试重用）；验证和测试（规范的制定、可测性设计、系统级和软件的验证、模拟和数模混合信号的验证、自测试、噪声和延迟故障的智能化测试、测试设备的时序限制