原创力文档- 1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
- 2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
CMOS数字芯片互连设计中的串扰1
*
贾琛，李玉山，李先锐，李丽平
西安电子科技大学电路CAD研究所，西安（710071）
摘要：随着深亚微米技术的发展，互连问题已经变为现今大规模数字电路和混合信号集成
电路中的主要问题，它直接影响着电路的性能和可靠性。目前已有的工作主要集中在互连线
的建模、驱动器的建模、互连版图设计的优化、互连模型优化评估等方面。而对于大规模数
字电路来说，如何解决整体布线，若何有效减小整体串扰仍然是一个难点。本文首先说明了
互连分析的重要性，随后集中对CMOS数字集成电路的串扰问题做出具体的阐述，对其成
因和影响详细说明，并指出一些分析方法以及解决方法，最后讨论了在衬底和封装结构方面
一些解决互连的方法。
关键词：互连线；串扰；衬底噪声
1.芯片互连设计的重要性
随着集成电路工艺技术的发展，VLSI电路中器件的尺寸变得越来越小，从1985年2um
变到1996年的0.35年，发展到今天的90nm甚至更低的尺寸。根据NTSR[1]的资料统计和
预测，每一代器件的尺寸将以0.7的系数缩小（莫尔定律），到2010年将缩小至0.07um。如
表1所示，2010年晶体管的数目将超过8亿个。这使得系统的集成性变得更强，但是同时
也暴露出一个问题，那就是芯片内部的互连问题，门延迟已经不是主要的延迟因素，互连延
迟将成为主导因素，同时也将成为新的研究方向。
表1NTRS发展预测
表2中列举出了NTRS中第一层金属随工艺变化的参数。如图1所示互连线结构W
umΩ/umfFum/
（）和S（um）代表金属线的宽度和相互间的距离。R（）和C（）代
表单位长度电阻和电位长度的电容。ARm和ARv分别代表金属层的厚度以及介质层厚度同
fFum/fFum/
第一层金属厚度和介质厚度的比例。Ca（），Cf（）分别代表单位长度面电
容，边缘电容。后面这3个值是通过建模得到的结果，使用3DfiledsolverFastCap[2]。
1本文得到教育部博士点基金(20050701002)、国家自然科学基金项目资助。
-1-
表2不同工艺、不同金属层vs互连参数
图1金属层互连线示意图
电容的计算如下：
wε2πε
Cadi，Cdi（1）
log(t2/f1)tT+
didi
其中[3]
w＝（W－2T）(对于平行板电容宽度很好的近似)，ε和t分别代表绝缘层的
文档评论（0）