工作模式、基本时序.pptxVIP

2.3.58086微处理器最大/最小模式配置一种称为最小工作模式，此时MN/MX信号接+5V。在这种模式下，系统中只允许有一块CPU，所有指令都由该CPU执行，从而构成一个单处理机系统，所有控制信号由CPU引脚产生；另一种为最大工作模式，此时MN/MX信号接地（GND）。在这种模式下，系统中可有多个处理机或协处理机，构成多处理机结构，这时CPU将利用专用的接口芯片来产生控制信号。8086CPU有两种工作模式：

1、最小工作模式下的系统配置=1接+5VMN/MXVCC8086CPU74LS373GDD74LS245DT/RGABRAMI/OI/O设备CBBHE/S7DENDT/RRDWRIOA16~A19ALEAD0~AD15MN/MXCLKREADYRESETM/8284ARESABDB

1110181716151413121234567898284AAEN1AEN2ASYNCRDY2RDY1CSYNCRESX2X1EFIE/CREADYPCLKRESETOSCCLKVCCGND（1）时钟发生电路8086系统中使用的时钟电路主要由一片8284A时钟发生器提供。8284A向CPU主要提供三个信号，第一个是系统工作的主时钟信号CLK，用于驱动CPU工作；第二个是复位信号RESET，向CPU提供复位；第三个是就绪控制信号READY，当外部器件准备好后向CPU发出就绪信号。

（2）地址锁存电路8086为了实现AD0-15引脚的复用功能，须使用地址锁存电路。锁存电路的功能是在8086总线操作周期的后几个时钟（T2～T4），保持待访问的内存或I/O接口上的地址信息。在8086中常用的地址锁存器为74LS373/273、Intel8282/8283等。4Q2D2Q4D3Q3D5D3736D8D7D5Q8Q6Q7QOEG1D1Q

（3）数据收发电路用于对数据信息进行缓冲驱动，并控制数据的发送和接收方向。在CPU的DT/R信号的控制下，数据收发电路能够进行双向的数据缓冲。8086系统中常用的数据收发芯片有74LS245、Intel8286/8287等。1G2GA2A4A3A5A6A8A7A1B2B4B3B5B6B8B7B1DT/RG245

2、最大工作模式下的系统配置8086CPU74LS373GDD74LS245DT/RGABRAMI/OI/O设备CBBHE/S7S0S1S2A16~A19AD0~AD15MN/MXCLKREADYRESET8284ARESVCCGNDMWTCINTAMRDCIORCIOWCDT/RDENALECLKS0S1S28288ABDBMN/MX=0接GND，控制总线由8288总线控制器产生。

（1）不同状态下8288对应的输出命令信号000 中断响应001 读I/O010 写I/O011 暂停100 取指101 读存储器110 写存储器111 无效S2S1S0INTAMRDCIORCAIOWCIOWCMRDCMWTCAMWC

用于输出中断响应读I/O信号写I/O信号I/O写超前控制信号读存储器信号写存储器信号存储器写超前控制信号INTAMRDCIORCAIOWCIOWCMWTCAMWC8288各输出命令信号的功能MCE/PDENINTA状态设码器命令信号发生器控制逻辑控制信号发生器AMWCMRDCMWTCIORCAIOWCDT/RDENALES2S0S1CLKIOBCENAENIOWCMCE/PDENINTA状态译码器命令信号发生器控制逻辑控制信号发生器AMWCMRDCMWTCIORCAIOWCDT/RDENALES2S0S1CLKIOBCENAENIOWC输出命令信号

MCE/PDENINTA状态设码器命令信号发生器控制逻辑控制信号发生器AMWCMRDCMWTCIORCAIOWCDT/RDENALES2S0S1CLKIOBCENAENIOWC8086控制逻辑（2）8288控制逻辑8288的工作受输入控制信号控制，控制信号包括IOB、、CEN和CLK，其功能是使8288与CPU保持同步工作。AEN

地址使能信号，当8288处于系统总线方式下（IOB=0），用于多总线同步。该