微机原理与接口技术第二章尚凤军著.pptVIP

⑧中断允许标志I:控制CPU是否响应外部可屏蔽中断（INTR）请求。I标志不影响外部非屏蔽中断（NMI）或内部中断。执行STI指令，I标志置为1，CPU响应可屏蔽中断。执行CLI指令，I标志置为0，CPU不响应可屏蔽中断。⑨陷阱标志T:用于单步调试程序。T标志为1时，CPU每执行一条指令后都产生一个内部中断。T标志为0时，CPU连续执行指令。第29页，共80页，星期日，2025年，2月5日⑩I/O特权级标志IOPL:占２位，表示０级～３级４个I/O特权级，其中０级最高。用于保护模式下I/O操作，指明执行I/O指令所需的优先级。⑾任务嵌套标志ＮT:在保护模式下，如果当前任务A嵌套在另一任务B内，则NT=1，指示CPU，A任务执行完毕后要返回到B任务中。第30页，共80页，星期日，2025年，2月5日⑿恢复标志R:与调试寄存器配合使用。当CPU响应“断点异常中断”时，R标志置1，然后标志寄存器压栈再转入相应的断点处理程序。此时，若遇到调试故障也不再产生异常中断，断点处理程序结束后返回断点指令，R自动复位。⒀虚拟标志VM:CPU在保护模式下使VM=1，转换为虚拟86操作模式。80486就象一个高速的8086CPU在运行8086的指令流。第31页，共80页，星期日，2025年，2月5日⒁对准标志AC:AC=1时，如果进行未对准的地址访问，则产生异常中断。未对准的地址访问： 访问字操作数时，从奇地址开始。 访问双字操作数时，地址不是4的整数倍。 访问4字操作数时，地址不是8的整数倍。⒂虚拟中断标志VIF⒃虚拟中断未决标志VIP⒄标识标志ID第32页，共80页，星期日，2025年，2月5日标志名标志=1标志=0OF溢出（是/否）OV(over)NV(noover)DF方向（减量/增量）DN(down)UP(Up)IF中断（允许/禁止）EI(enableInterrupt)DI(disableInterrupt)SF符号（负/正）NG(nogreat)PL()ZF零（是/否）ZR(zero)NZ(nozero)AF辅助进位（是/否）AC(auxiliarycarry)NA(noauxiliary)PF奇偶（偶/奇）PE(parityeven)PO(parityodd)CF进位（是/否）CY(carry)NC(nocarry)调试程序DEBUG中的PSW的表示第33页，共80页，星期日，2025年，2月5日2.系统级寄存器 系统级寄存器控制着80486微处理器的片内cache、运算部分的浮点部件以及存储管理部件; 系统级寄存器含有4个控制寄存器和4个系统地址寄存器(只有系统程序才使用)。⑴控制寄存器4个32位寄存器CR0，CR1，CR2，CR3CR0——保存系统的控制和状态信息。????CR1——Intel保留????CR2——保留了所检测到的上一个页面故障的32位线性地址。????CR3——保留页目录表的物理基址. CR3中PWT位和PCD位还可对Cache进行控制.第34页，共80页，星期日，2025年，2月5日图3.3(a)控制寄存器第35页，共80页，星期日，2025年，2月5日控制寄存器CR0:PE为保护虚拟地址方式位PE=1,80486工作于保护虚拟地址方式PE=0,80486工作于实地址方式MP为监视协处理器位。EM为仿真协处理器位。TS为任务转换位。ET为协处理器类型位。NE为数学运算错位。WP为写保护位WP=1,禁止任何特权级的程序对只读页面进行写入操作.AM为对齐标志位。第36页，共80页，星期日，2025年，2月5日控制寄存器CR0:NW为片内Cache非写直达位NW=0,在数据写入片内Cache的同时也写入主存NW=1,数据仅写入片内Cache.CD为片内Cache的无效位。PG为页式管理允许位分页部件工作的前提是微处理器必须工作在保护虚拟地址方式,即PE=1.控制寄存器CR3:PWT为Cache的页级透写位。PCD为页级Cache允许位第37页，共80页，星期日，2025年，2月5日

⑵系统地址寄存器(保护方式寄存器)

＊仅能在保护方式下使用.

?全局描述符表寄存器－GDTR

?中断描述符表寄存器－IDTR

?任务状态寄存器－TR

?局部描述符表寄存器－LDTR

第38页，共80页，星期日，2025年，2月5日

⑵系统地址寄存器(保护方式寄存器)