原创力文档- 1、本文档内容版权归属内容提供方，所产生的收益全部归内容提供方所有。如果您对本文有版权争议，可选择认领，认领后既往收益都归您。。
- 2、本文档由用户上传，本站不保证质量和数量令人满意，可能有诸多瑕疵，付费之前，请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形，可联系本站下载客服投诉处理。
- 3、文档侵权举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
《CPLD/FPGA技术应用》项目16多功能数字时钟设计主讲：陈明芳项目要求?采用自顶向下方法设计比较复杂数字系统。?设计具有准确计时，校时，整点报时和闹铃等功能数字电子时钟。?分配I/O引脚，编程下载并观察电路效果。学习目标?理解自顶向下设计方法。?实现数字电子时钟的计时，校时，整点报时和闹铃等功能。?掌握原理图顶层设计和程序模块设计相结合的设计方法。项目相关知识项目原理一、自顶向下的设计方法所谓自顶向下设计模式，是当前采用EDA技术（如VHDL行为描述加FPGA目标器件现场实现）进行设计的最常用的模式。就是设计者首先从整体上规划整
文档评论（0）