数字逻辑 第八讲 编码器和译码器.pptVIP

第1页，共33页，星期日，2025年，2月5日编码器编码：用代码表示特定对象的过程。编码器：实现编码的逻辑电路。二进制编码的原则：用n位二进制代码可以表示2n个信号,对N个信号编码时，应由2n≥N来确定编码位数n。1.二进制编码器：用n位二进制代码对2n个信号进行编码的电路。8-3编码器电路：8个输入信号互斥，且高电平有效。第2页，共33页，星期日，2025年，2月5日3位二进制编码器真值表输入8个互斥的信号输出3位二进制代码第3页，共33页，星期日，2025年，2月5日第4页，共33页，星期日，2025年，2月5日2.二—十进制编码器将0~9十个十进制数转换为二进制代码的电路。下图为8421BCD编码器。输入10个互斥的数码输出4位二进制代码第5页，共33页，星期日，2025年，2月5日当编码器某一输入信号为1且其它输入信号为0时,有一组数码输出。如I7=1时Y3Y2Y1Y0=0111。输出数码各位的权从高位到低位分别为8,4,2,1，因此是一个8421BCD码编码器。从编码表可以看出，该编码器输入信号I0~I9也是互斥的。第6页，共33页，星期日，2025年，2月5日3.优先编码器允许同时输入几个编码信号，而电路只对其中优先级别最高的信号进行编码。下图为8-3优先编码器74LS148的逻辑图。第7页，共33页，星期日，2025年，2月5日第8页，共33页，星期日，2025年，2月5日集成3位二进制优先编码器74LS148第9页，共33页，星期日，2025年，2月5日集成3位二进制优先编码器74LS148的级联16线-4线优先编码器第10页，共33页，星期日，2025年，2月5日8421BCD码优先编码器真值表第11页，共33页，星期日，2025年，2月5日逻辑表达式第12页，共33页，星期日，2025年，2月5日逻辑图第13页，共33页，星期日，2025年，2月5日集成10线-4线优先编码器第14页，共33页，星期日，2025年，2月5日译码器译码是编码的逆过程，是组合逻辑电路的一个重要器件。译码：将表示特定意义信息的二进制代码翻译出来。译码器：实现译码功能的逻辑电路；二进制译码原则：用n位二进制代码可以表示2n个信号，所以对n位代码译码时，应由2n≥N来确定译码信号位数N。译码器按用途可分为下列三类：⑴变量译码器：编码器的逆过程，用来表示输入变量的状态。一般是以较少的输入变为较多输出的器件，通常包含2n译码和842BCD码译码两类。⑵码制变换译码器：用于实现各种编码之间的转换，如BCD码之间的转换，8421码转换为余3码等。⑶数字显示译码器：主要解决将二进制数显示成对应的十进制或十六进制数的问题，一般可分为LED译码驱动器和LCD译码驱动器两类。第15页，共33页，星期日，2025年，2月5日1.二进制译码器将输入二进制代码译成相应输出信号的电路。译码器有输出高电平有效和输出低电平有效两中类型。输出高电平有效时，每个输出对应输入的一个最小项；输出低电平有效时，每个输出对应输入的一个最小项的非。设二进制译码器的输入端为n个，则输出端为2n个，且对应于输入代码的每一种状态，2n个输出中只有一个为1（或为0），其余全为0（或为1）。二进制译码器可以译出输入变量的全部状态，故又称为变量译码器。第16页，共33页，星期日，2025年，2月5日3位二进制译码器输入：3位二进制代码输出：8个互斥的信号真值表第17页，共33页，星期日，2025年，2月5日逻辑表达式逻辑图电路特点：与门组成的阵列第18页，共33页，星期日，2025年，2月5日集成二进制译码器74LS138第19页，共33页，星期日，2025年，2月5日第20页，共33页，星期日，2025年，2月5日功能扩展：2片74LS138组成4-16线译码器当E=1时，两个译码器均不工作，输出都为高电平。当E=0时，译码器工作。当A3=0时，1号片工作,输出由输入二进制代码A2A1A0决定。当A3=1时，1号片不工作,输出全为高电平1。2号片工作，输出由输入二进制代码A2A1A0决定。第21页，共33页，星期日，2025年，2月5日2.二-十进制译码器将4位BCD码的十组代码翻译成0~9十个对应输出信号的电路。有4个输入端、10个输出端，所以又称为4-10线译