1. 您所在位置：
  2. 网站首页
  3. 文档分类
  4. 计算机
  5. 计算机应用/办公自动化

《Verilog HDL数字集成电路设计原理与应用》课件第5章 2.ppt

《Verilog HDL数字集成电路设计原理与应用》课件第5章 2.ppt

此“教育”领域文档为创作者个人分享资料，不作为权威性指导和指引，仅供参考
    1. 1、本文档内容版权归属内容提供方，所产生的收益全部归内容提供方所有。如果您对本文有版权争议，可选择认领，认领后既往收益都归您。。
    2. 2、本文档由用户上传，本站不保证质量和数量令人满意，可能有诸多瑕疵，付费之前，请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形，可联系本站下载客服投诉处理。
    3. 3、文档侵权举报电话：400-050-0827(电话支持时间：9:00-18:30)。
    查看更多

    5.8.1门级延迟建模

    在实际的电路中，任何一个逻辑门都具有延迟，信号从逻辑门的输入到输出的传输延迟可以通过门延迟来定义。用户可以通过门延迟来说明逻辑电路中的延迟，同时也可以指定输入端到输出端的延迟。

    门级延迟可以分为如下四类：

    (1)上升延迟：表示信号由0、x或z状态变化到1状态时受到的门传输延迟。

    (2)下降延迟：表示信号由1、x或z状态变化到0状态时受到的门传输延迟。(3)到不定态的延迟：表示信号由0、1或z状态变化到x状态时受到的门传输延迟。

    (4)截止延迟：表示信号由0、1或x状态变化到z状态时受到的门传输延迟。

    由于多输入门(and、nan

    您可能关注的文档

    最近下载

    文档评论（0）

    kd8w + 关注
    实名认证
    内容提供者

    kd8w

    咨询Ta 进入空间

    1亿VIP精品文档

    更多 >

    相关文档

    更多 >