微电子工艺双极.pptVIP

第1页，共25页，星期日，2025年，2月5日*思考题1.与分立器件工艺有什么不同？2.埋层的作用是什么？3.需要几块光刻掩膜版(mask)?4.每块掩膜版的作用是什么？5.器件之间是如何隔离的？6.器件的电极是如何引出的？第2页，共25页，星期日，2025年，2月5日*P-Sub衬底准备（P型）?光刻n+埋层区?氧化?n+埋层区注入?清洁表面1.衬底准备

2.第一次光刻——N+隐埋层扩散孔光刻第3页，共25页，星期日，2025年，2月5日*P-Sub?生长n-外延?隔离氧化?光刻p+隔离区?p+隔离注入?p+隔离推进N+N+N-N-3.外延层淀积4.第二次光刻——P+隔离扩散孔光刻第4页，共25页，星期日，2025年，2月5日*?光刻硼扩散区P-SubN+N+N-N-P+P+P+?硼扩散5.第三次光刻——P型基区扩散孔光刻第5页，共25页，星期日，2025年，2月5日*?光刻磷扩散区?磷扩散P-SubN+N+N-N-P+P+P+PP6.第四次光刻——N+发射区扩散孔光刻氧化第6页，共25页，星期日，2025年，2月5日*?光刻引线孔?清洁表面P-SubN+N+N-N-P+P+P+PP7.第五次光刻——引线接触孔光刻氧化第7页，共25页，星期日，2025年，2月5日*?蒸镀金属?反刻金属P-SubN+N+N-N-P+P+P+PP8.第六次光刻——金属化内连线光刻第8页，共25页，星期日，2025年，2月5日*NPN晶体管剖面图ALSiO2BPP+P-SUBN+ECN+-BLN-epiP+Epitaxiallayer外延层BuriedLayer第9页，共25页，星期日，2025年，2月5日*埋层的作用1.减小串联电阻（集成电路中的各个电极均从上表面引出，外延层电阻率较大且路径较长）BP-SubSiO2光刻胶N+埋层N–-epiP+P+P+SiO2N–-epiPPN+N+N+钝化层N+CECEBB2.减小寄生pnp晶体管的影响第10页，共25页，星期日，2025年，2月5日*隔离的实现1.P+隔离扩散要扩穿外延层，与p型衬底连通。因此，将n型外延层分割成若干个“岛”。2.P+隔离接电路最低电位，使“岛”与“岛”之间形成两个背靠背的反偏二极管。BP-SubSiO2光刻胶N+埋层N–-epiSiO2P+P+P+SiO2N–-epiPPN+N+N+N+CECEBB钝化层第11页，共25页，星期日，2025年，2月5日*光刻掩膜版汇总埋层区?隔离墙?硼扩区?磷扩区?引线孔?金属连线第12页，共25页，星期日，2025年，2月5日*外延层电极的引出欧姆接触电极：金属与掺杂浓度较低的外延层相接触易形成整流接触（金半接触势垒二极管）。因此，外延层电极引出处应增加浓扩散。BP-SubSiO2光刻胶N+埋层N–-epiP+P+P+SiO2N–-epiPPN+N+N+钝化层N+CECEBB金属与半导体接触？形成欧姆接触的方法？低势垒，高复合，高掺杂第13页，共25页，星期日，2025年，2月5日*15.2双极型集成电路的基本制造工艺在双极型集成电路的基本制造工艺中，要不断地进行光刻、扩散、氧化的工作。第14页，共25页，星期日，2025年，2月5日*双极型集成电路基本制造工艺步骤（1）衬底选择对于典型的PN结隔离双极集成电路，衬底一般选用P型硅。芯片剖面如图。第15页，共25页，星期日，2025年，2月5日*双极型集成电路基本制造工艺步骤（2）第一次光刻——N+隐埋层扩散孔光刻一般来讲，由于双极型集成电路中各元器件均从上表面实现互连，所以为了减少寄生的集电极串联电阻效应，在制作元器件的外延层和衬底之间需要作N+隐埋层。第16页，共25页，星期日，2025年，2月5日*第一次光刻——N+隐埋层扩散孔光刻

从上表面引出第一次光刻的掩模版图形及隐埋层扩散后的芯片剖面见图。第17页，共25页，星期日，2025年，2月5日*双极型集成电路基本制造工艺步骤（3）外延层淀积外延层淀积时应该考虑的设计参数主要有：外延层电阻率ρepi和外延层厚度Tepi。外延层淀积后的芯片剖