《数字芯片后端设计基础与实践》试题6.docxVIP

班级：姓名：

班级：姓名：学号：得分：

单选题（10题，每题2分）

关于DFM，下面哪个说法正确（）

A.为改善DFM，后端设计时候多使用双孔

B.插入dummymetal

C.插入dummypoly

D.以上说法都正确

下列哪些是基本的标准单元（）

A.反相器B.异或门C.数据选择门D.锁相环

下面哪些场景不会导致逻辑不可测（）

A.使用非时钟的锁存器B.时钟当作信号使用C.复位信号来自端口D.组合逻辑环

以下哪一个不是IOPAD设计需要考虑的因素（）

PAD之间的隔离方式B.布局美观C.封装形式D.供电考虑

Placementblockage的主要作用，下面哪一个描述不正确（）

A.控制区域的densityB.避免局部拥塞CongestionC.改善timingD.保证可绕通率

低功耗设计中，哪一个描述不对。（）

A.为了进行低功耗设计，会采用将整个芯片或者某些模块的电源关掉

B.对于一些低频低速模块，可以使用多电源供电让其工作在较低电源电压

C.多个不同电源供电的设计中不同电压域信号之间需要插入电平转换单元（LS）

D.电源关断模块信号到电源常开模块的信号，需要插入常开的buffer（alwaysonbuffer）

关于timing优化技术，下面哪一种说法不对（）

A.针对不同模块，细分pathgroup

B.人为将一些寄存器的时钟往前提或者往后推

C.多使用HVT高阈值Vth的cell

D.将工具的timingdriveneffort设置成high

数字后端routing阶段，下面描述正确的是（）

A.绕线过程中是为了保证线长最短，因此允许一些线存在short

B.绕线阶段可以不用满足时序要求

C.绕线是将设计中两个相连接的pin之间的net在满足tf中rule情况下，通过将该net使用具体哪些金属层进行连接的过程

D.绕线过程中的线长没有约束

下列哪一个过程不属于数字后端实现环节（）

A.布局布线B.逻辑综合C.时序分析D.系统设计

下面哪一个不是在Floorplan阶段完成的（）

A.标准单元摆放B.IO单元摆放C.Macro摆放D.Diesize指定

判断题（10题，每题2分）

Signoff（签核）包括时序Signoff，功耗Signoff，物理Signoff等（）

时序逻辑单元的输出信号不仅与输入信号有关，还有它输出信号的前一个状态有关（）

逻辑综合可以读入systemveriog格式的RTL代码。（）

Svf文件是逻辑综合工具DC优化过程中保存下来的一些二进制文件，供形式验证工具Formality在进行形式验证阶段使用的一种文件（）

扫描链插入式将设计中的所有寄存器穿成链，并从输入管脚给定激励，在输出管脚观测结果的一种方法。（）

去耦单元主要用来填充作用（）

Placement过程中的scanchain是基于扫描寄存器的实际物理位置来调整扫描链上寄存器SI的连接关系的过程（）

绕线是工具对逻辑上相连接的net使用当前工艺实际金属层进行连接的过程（）

SDF是描述延迟的一种文件，该文件描述了单元的延迟以及约束检查值，以及描述了net的延时信息（）

DFT中stuck-at测试是测试设计中一些逻辑是否短路到电源或地的一些行为（）

填空题（10题，每题2分）

约束文件sdc中主要包含时钟定义，_________以及时序例外描述，max_transition/max_capacitance/max_fanout等约束。

为了要进行DFT设计，需要保证设计具有输入端口可控制性以及输出端口可________性

时序分析主要检查setup，_______，recovery，removal，transition，cap，fanout，clockminpulse等内容。

功耗相关的关注点为_______分析，IRDrop分析，EM分析。

数字后端设计中，对于一个有6层绕线金属层的设计，若M5是水平走线，则M4或者M6为______走线。

CMOS集成电路工艺有多种，比如N工艺、___工艺、双阱工艺和SOI工艺。

后