EDA技术与应用教程（Verilog HDL版）55Verilog时序逻辑建模_4.pptVIP

下载本文档

1
0
约1.36千字
约 3页
2025-10-30 发布于福建
举报
版权申诉

EDA技术与应用教程（Verilog HDL版）55Verilog时序逻辑建模_4.ppt

1、本文档内容版权归属内容提供方，所产生的收益全部归内容提供方所有。如果您对本文有版权争议，可选择认领，认领后既往收益都归您。。
2、本文档由用户上传，本站不保证质量和数量令人满意，可能有诸多瑕疵，付费之前，请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形，可联系本站下载客服投诉处理。
3、文档侵权举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

5.4存储器的设计与建模

存储器一般分为只读存储器（ROM）和随机访问存储器（RAM）。ROM存储的数据信息在电路初始化的时候获得固定值，并且在之后不能被修改，只能进行读取。ROM一般用于存储电路的配置信息。与ROM不同的是，RAM存储的信息在运行时可以被修改，可以用来存储电路工作时产生的数据信息。5.4.1ROM建模【例5.4】代码example_5_4描述了一个简单的ROM模型。//example_5_4:AsimpleROMmodel//变量z描述了一个ROM，信号sel是ROM的地址选择信号。modulerom_case