Digilent R至DVI编码器IP用户指南.pdfVIP

4概述

控制和复位

像素时钟

时钟逻辑

串行时钟

Red8红色编时钟序列化器

红色序列化器

绿色8绿色编

绿色序列化器

8

Blue蓝色序列化器

HS

蓝色编

VS

VDE

图1.RGB到DVI转换器框图。

IP由多个模块组成：每个数据通道一个编模块，每个通道（时钟和数据）一个序列化器模块，

以及一个可选的时钟和控制/复位逻辑。

4.1RGB输入

的输入是一个24位的RGB像素总线。它包括每个颜色的三个8位子像素值、一个水平同

步信号、一个垂直同步信号和一个数据使能信号。所有这些信号都与像素时钟同步。根据

为特定显示分辨率正确定时同步信号是用户的责任。

4.2时钟

在DVI接口中，时钟通道携带字符速率频率参考。每个数据通道在每个周期内传输一个字符（或

10位）。序列化器原语将用于以比像素时钟快十倍的速度发送数据。这些原语需要一个频

率为像素时钟五倍的快速串行时钟。如果需要，可以配置为生成此时钟。此外，用户

可以选择MMCM或PLL作为要使用的原语。由于时钟必须在TMDS输出引脚的本地时钟区域内生

成，并且每个区域只有一个，因此此选项有助于生成有效的布局。

4Overview

Controlandreset

PixelClk

Clockgeneratorlogic

SerialClkSerialClkPixelClkx5

ClockserializerTMDSClkP/N

Red8Redencoder

TMDSData[2]P/N

Redserializer

Green8Greenencoder

GreenserializerTMDSData[1]P/N

Blue8BlueserializerTMDSData[0]P/N

HS

Blueencoder

VS

VDE

4.1RGBinput

4.2Clocking

region,thisoptionhelpstoproduceavalidcement.

然而，在大多数情况下，像素时钟已经使用FPGA上的时钟原语（如MMCM或PLL）合成。

为了避免消耗额外的原语，用户应重新配置现有的原语，不仅输