CN106856164A 外延用图形化衬底及其制作方法 （苏州纳维科技有限公司）.docxVIP

(19)中华人民共和国国家知识产权局

(12)发明专利申请

(10)申请公布号CN106856164A

(43)申请公布日2017.06.16

(21)申请号201611243584.0

(22)申请日2016.12.29

(71)申请人苏州纳维科技有限公司

地址215123江苏省苏州市独墅湖高教区

若水路398号

(72)发明人徐俞王建峰徐科

(74)专利代理机构上海盈盛知识产权代理事务所(普通合伙)31294

代理人孙佳胤

(51)Int.CI.

HO1L21/20(2006.01)

权利要求书1页说明书2页附图1页

(54)发明名称

CN106856164

CN106856164A

(57)摘要

本发明提供了一种外延用图形化衬底，包括碳化硅层，所述碳化硅层的表面覆盖有图形化的石墨烯薄膜，所述石墨烯薄膜在与碳化硅层表面原子台阶所对应的位置具有窗口。本发明还提供了一种外延用图形化衬底的制作方法，包括如下步骤：提供一衬底，所述衬底表面为碳化硅材料；对所述碳化硅材料实施退火使硅析出，从而在碳化硅材料的表面获得石墨烯薄膜；刻蚀石墨烯薄膜，使上述石墨烯薄膜在与碳化硅层表面原子台阶所对应的位置形成窗口。

S10

提供一衬底，所述衬底表面为碳化硅材料

S11

对所述碳化硅材料实施退火使硅析出，从而在碳化硅材料的表面获得石墨烯薄膜

S12

刻蚀石墨烯薄膜，使述石墨烯薄膜在与碳化硅层表面原子台阶所对应的位置形成窗口

CN106856164A权利要求书1/1页

2

1.一种外延用图形化衬底，包括碳化硅层，其特征在于，所述碳化硅层的表面覆盖有图形化的石墨烯薄膜，所述石墨烯薄膜在与碳化硅层表面原子台阶所对应的位置具有窗口。

2.根据权利要求1所述的外延用图形化衬底，其特征在于，所述窗口的宽度范围是10纳米-3000纳米。

3.根据权利要求1所述的外延用图形化衬底，其特征在于，所述碳化硅层表面原子台阶的周期为0.1微米-3微米。

4.根据权利要求1所述的外延用图形化衬底，其特征在于，每个台阶的宽度范围是2纳米-40纳米。

5.根据权利要求1所述的外延用图形化衬底，其特征在于，所述石墨烯为1-30层。

6.一种外延用图形化衬底的制作方法，其特征在于，包括如下步骤：

提供一衬底，所述衬底表面为碳化硅材料；

对所述碳化硅材料实施退火使硅析出，从而在碳化硅材料的表面获得石墨烯薄膜；

刻蚀石墨烯薄膜，使所述石墨烯薄膜在与碳化硅层表面原子台阶所对应的位置形成窗口。

7.根据权利要求6所述的方法，其特征在于，所述退火的温度范围是1000℃-1800℃,退火时间为0.5小时-5小时。

8.根据权利要求6所述的方法，其特征在于，刻蚀所述石墨烯薄膜所述采用的刻蚀气体为氢气和氨气中的一种或者其混合气体，刻蚀温度范围是500℃-1200℃。

9.根据权利要求6所述的方法，其特征在于，所述窗口的宽度范围是10纳米-3000纳米。

10.根据权利要求6所述的方法，其特征在于，所述碳化硅层表面原子台阶的周期为0.1微米-3微米。

11.根据权利要求6所述的方法，其特征在于，每个台阶的宽度范围是2纳米-40纳米。

12.根据权利要求6所述的方法，其特征在于，所述石墨烯为1-30层石墨烯。

CN106856164A说明书1/2页

3

外延用图形化衬底及其制作方法

技术领域

[0001]本发明涉及半导体材料领域，尤其涉及一种外延用图形化衬底及其制作方法。

背景技术

[0002]采用图形化衬底是外延技术中为了提高外延薄膜的晶体质量而采用的一种手段。通过图形化的掩膜技术，可以阻挡掩膜下方的位错，同时在窗口区域生长的外延薄膜通过侧向生长使位错弯曲、合并，从而降低外延薄膜的位错密度，提高外延薄膜的晶体质量。而薄膜的晶体质量与半导体器件的性能有很大关系，因此，图形化的衬底对制备半导体薄膜具有重要意义。

[0003]目前制备图形化衬底的技术主要采用光刻技术，其所需硬件配置成本高，工艺复杂，并且一般都是微米尺寸的掩膜，若要实现纳米量级的掩膜，需要采用电子束曝光技术，其不仅硬件配置成本高，而且无法实现大面积图形化衬底。因此，降低用于外延生长的图形化衬底的制造