EDA复习资料【排版】.pdfVIP

舔;⑵设+输入（包扌舌图形输入）文本输入、波形输入方式）③设计处理（编译检查，优化综合，适配分割，

布h布纟戈）

④设计校验⑤器件编程⑥器件测试和设计验证。（④⑥即功能仿真，时序仿真，器件测试）

①、财输與的轉块及各个模块的功能

述斓瞬密编辑鎌也仔耳件）②仿真器（对设计的程序进行模拟检测）③HDL综合器（将硬件描谊斛抵遊瞎何电器亠④

适哉讥螯成在目标系统器件上的布局布线）⑤下载器（把电路设计结果下载到实际器備，实现硬件设计）

三、VHDLjjS.il流程

①綢辑VNDL源程序②设计所需电路的顶层文件③编译顶层设计文件④仿真XXX⑤下载XXX四

、輙懺计称雳

也电

化自鷹侖上吹币方魅序射瘵一个大的设计项目分解为若干个子项目或若干个层次來完成。先从底层的后在

窩T次的设计中詁级调用低层次的结果,直至最后系统电路实现。

（例他冋M鈿艮计）①先用两个半加器和一个与门连接成1位全加器。形成全加器文件（包含顶层设