实验2组合逻辑电路的设计文档.docxVIP

1;endone;①原理图，如图2-3所示:②VHDL硬件描述语言输入:libraryieee;useieee.stdlogic1164.all;entityq

1;endone;①原理图，如图2-3所示:②VHDL硬件描述语言输入:libraryieee;useieee.stdlogic1164.all;entityq

2-2所示：libraryieee;useieee.stdlogic1164.all;entityledcontrolisport(k0,k1,k2,k3:in

B=1次高优先级C=1最低优先级要求输出端最多只能有一端为“1,即只能是优先级较高的输入端所对应的输出端为1”四、实验连线四位拨码开关连DDDD0信号对应的管脚

b=1thenaout=0;bout=1;cout=0;elsifc=1thenaout=0;bout=0;cout=

一、试验目的

1、掌握组合逻辑电路的设计方法。

2、掌握组合逻辑电路的静态测试方法。

3、熟悉CPLD设计的过程，比较原理图输入和文本输入的优劣。

二、实验的硬件要求

1、输入：按键开关(常高)4个；拨码开关4位。

2、输出：LED灯。

3、主芯片：AlteraEPM7128SLC84-15。

三、实验内容

1、设计一个四舍五入判别电路，其输入为8421B