基于 FPGA 的 DDS 信号发生器 完整实战案例.docxVIP

基于FPGA的DDS信号发生器完整实战案例

一、项目参数（固定好，方便计算）

系统时钟：50MHz

相位累加器位宽：32bit

波形ROM深度：1024×8bit（10位地址，8位数据）

输出波形：正弦波、方波、三角波、锯齿波

控制：按键调频

显示：数码管显示频率

输出：DAC8bit输出模拟波形

DDS核心公式

输出频率：f_out=FWORD×50MHz/2^32

频率分辨率：f_step=50MHz/4294967296≈0.0116Hz

二、模块划分（最标准架构）

clk_div时钟分频（给按键/显示）

key_debounce按键消抖

freq_ctrl频率控制字生成

dds_coreDDS核心（相位累加器+ROM地址）

wave_rom波形数据ROM

seg7_scan数码管显示

top顶层模块

三、完整Verilog代码

1.DDS核心模块dds_core.v

verilog

moduledds_core(

inputclk,

inputrst_n,

input[31:0]fword,//频率控制字

output[9:0]rom_addr//输出ROM地址);

reg[31:0]pha