2025年集成电路容错测试题及答案.docxVIP

2025年集成电路容错测试题及答案

一、单项选择题（每题2分，共20分）

1.集成电路容错设计的核心目标是：

A.降低制造成本

B.提升运算速度

C.确保系统在故障存在时仍能正确执行功能

D.减少芯片面积

答案：C

2.以下不属于硬件冗余技术的是：

A.三模冗余（TMR）

B.软件指令重复

C.双工冗余

D.备用模块切换

答案：B

3.软错误（SoftError）的主要来源是：

A.制造缺陷导致的晶体管短路

B.α粒子或中子轰击引起的电荷积累

C.长时间工作后的金属互连线电迁移

D.工艺偏差导致的阈值电压漂移

答案：B

4.内建自测试（BIST）的关键组成不包括：

A.测试向量提供器

B.响应压缩器

C.边界扫描单元

D.输出响应分析器

答案：C

5.瞬态故障（TransientFault）的典型检测方法是：

A.静态随机存取存储器（SRAM）的ECC校验

B.时钟门控技术

C.重复执行同一操作并比较结果

D.基于扫描链的故障隔离

答案：C

6.可测试性设计（DFT）的主要目的是：

A.提高芯片在正常工作时的性能

B.降低测试成本并提升故障覆盖率

C.减少芯片对外部测试设备的依赖

D