6_3D堆叠与Chiplet异构集成.docxVIP

3D堆叠与Chiplet技术：AI大芯片的异构集成工程难点

随着摩尔定律的放缓，单纯依靠制程微缩来提升芯片性能的路径，已经走到了尽头。3nm、2nm制程的研发成本，已经达到了数百亿美元，而且芯片的面积，也受到了光刻机曝光尺寸的限制，无法无限扩大。在这一背景下，Chiplet（小芯片）和3D堆叠技术，成为了AI大芯片的救星。通过把大芯片拆分成多个小芯片，然后通过先进封装技术把它们集成在一起，我们不仅可以突破单芯片的面积和成本限制，还可以实现异构集成，把不同工艺、不同功能的芯片，组合成一个系统，满足AI大模型对算力和带宽的极致需求。

一、Chiplet：大芯片的模块化重构

Chiplet技术的核心思想，就是把一个复杂的大芯片，拆分成多个功能独立的小芯片（芯粒），每个芯粒可以单独设计、单独流片、单独测试，然后通过先进封装技术，把它们集成在一起，组成一个完整的芯片。

这一设计，带来了三个核心的优势：

首先是良率和成本的优化。芯片的良率，和芯片的面积是指数关系，面积越大，良率越低。比如，一个3nm的大芯片，良率可能只有40%，但把它拆成4个小芯片，每个小芯片的良率可以达到90%，整体的良率就从40%提升到了90%*90%*90%*90%=65.6%，成本直接降低了一半。而且，不同的芯粒，可以用不同的制程，比如计算核心用3nm的先进制程，I/O和存储芯粒用12nm的成熟制程，这样就可以在性能和