CMOS VI设计实验3：MIPS处理器控制器设计与验证.pdfVIP

CMOSVLSI设计实验3：控制器设计与验

证

你的MIPS处理器的控制器负责生成信号以控制数据路径，从而获取和执行每条

指令。它缺乏数据路径的规则结构。在实验的第一部分，你将手动设计ALU

控制逻辑。你会发现，即使是小型设计，这也变得乏味且容易出错。对于较大的模

块，尤其是那些可能需要在设计后期进行错误修复的设计，手动布局和布线变得极

其。因此，你将使用自动生成控制有限状态机的组合逻辑。

I.ALUDec逻辑

ALUDec逻辑负责2位的ALUOp信号和指令中的6位funct字段，以生成

ALU的三个多路复用器控制线。其中两个信号选择执行哪种类型的ALU操作，

第三个信号确定输入B是否被反转。

ALUDec逻辑的功能在《CMOSVLSI设计》的第1章中有定义。图1中的

Verilog代码是该逻辑的等效描述。请注意，主控制器不会产生ALUOp为

11的情况，因此不需要考虑这种情况。处理器仅处理列出的五条R型指令，因此

可以将其他funct代码的结果视为无关项，并相应地优化你的逻辑。

typedefenumlogic[5:0]{ADD=6b100000,

SUB=6b10