（共53页PPT）数字系统设计Verilog基础.pptVIP

在VerilogHDL语言中，算术运算符用于进行数值运算，共有下面几种：+（加法运算符，或正值运算符，如a+b，+3）；–（减法运算符，或负值运算符，如a–3，-3）；*（乘法运算符，如a*3）；/（除法运算符，如5/3）；%（模运算符，或称为求余运算符，要求%两侧均为整型数据，如7%3的值为1，6％2的值为0）。（1）算术运算符a、进行取模运算时结果的符号位采用模运算式里第一个操作数的符号位。例如：模运算表达式 结果 说 明11%(-3) 2 余数为212%3 0 整除，即余数为0，-10%3 -1 结果取第一个操作数的符号位， 所以余数为-1b、在进行算术运算操作时，如果某一操作数有不确定的值X，则运算结果也是不定值X。说明：逻辑与||逻辑或!逻辑非“”和“||”是双目运算符，要求有两个操作数，而“！”是单目运算符，只要求一个操作数。（2）逻辑运算符（3种）逻辑运算符的真值表ababaIIb!a!b1111001001100