高频电子线路（第7版）课件 7.3锁相环路.pptVIP

链接本章文稿主页面第7章反馈控制电路链接文稿主目录第7章反馈控制电路7.3锁相环路（PLL）主要要求：掌握PLL的作用、基本组成和工作原理了解PLL的数学模型了解PLL的捕捉与跟踪了解集成PLL及其应用7.3.1锁相环路基本原理鉴相器（PD）：用以比较ui、uo相位，输出反映相位误差的电压uD(t)。环路滤波器（LF）：用以滤除误差信号中的高频分量和噪声，提高系统稳定性。压控振荡器（VCO）：在uC(t)控制下输出相应频率fo。两个正弦信号的频率和相位之间的关系若能保证两个信号之间的相位差恒定，则这两个信号的频率必相等。若wi≠wo，则ui(t)和uo(t)之间产生相位变化，鉴相器输出误差电压uD(t)，它与瞬时误差相位成正比，经过环路滤波，滤除了高频分量和噪声而取出缓慢变化的电压uc(t)，控制VCO的角频率wo，去接近wi。最终使wi=wo，相位误差为常数，环路锁定，这时的相位误差称为剩余相位误差或稳态相位误差。7.3.2锁相环路组成部件特性一、鉴相器(PD)设压控振荡器的输出电压为ωo0是压控振荡器未加控制电压时固有振荡角频率；?o(t)是以ωo0为参考的瞬时相位。环路输入电压ui(t)为其相位可改写为则ui(t)与uo(t)之间的瞬时相位差为以ωo0