面向大模型边缘部署的存算一体芯片架构与高带宽低功耗访存系统设计.docxVIP

PAGE2

面向大模型边缘部署的存算一体芯片架构与高带宽低功耗访存系统设计

摘要

随着大语言模型向边缘端延伸，传统冯·诺依曼架构在内存带宽与功耗方面遭遇严重瓶颈，阻碍了智能终端设备承载复杂推理任务。

本课题针对大模型边缘部署的内存墙与功耗墙问题，设计了一种面向大模型权重映射的存算一体宏单元架构，并提出高带宽低功耗的数据流调度方案。

论文首先从边缘智能设备的现实需求出发，分析大模型部署的性能与功耗矛盾，明确存算一体架构的设计目标与边界条件。随后，对存算一体技术、近存计算方案及高带宽访存接口进行技术选型与论证。在需求分析阶段，将系统功能分解为计算单元设计、权重映射策略、数据流调度引擎三个核心模块，并量化了能效比、吞吐率等关键指标。

总体设计章节提出分层式存算芯片架构，包含存算宏单元阵列、权重缓存网络、数据流调度控制器三个层次。详细设计深入展开存算宏单元的电路级设计、大模型权重的分组映射算法，以及基于滑动窗口的高带宽调度协议。实现部分完成了RTL级电路描述与仿真验证，并对关键路径进行时序优化。

测试结果表明，该架构在INT8精度下实现能效比15.6TOPS/W，访存带宽利用率达82.3%，相比传统GPU边缘方案功耗降低67%。本研究为大规模神经网络在资源受限边缘设备上的高效部署提供了可行的芯片级解决方案。

关键词：存算一体；大模型边缘部署；高带宽访存；内存墙；数据流调度

第一章