EDA技术(VHDL)试卷及答案.docxVIP

EDA技术(VHDL)试卷及答案

考试时间：______分钟总分：______分姓名：______

选择题（每题2分，共20分）

1.VHDL中，用于描述实体与外部接口的关键字是（）。

A.architecture

B.entity

C.process

D.package

2.在QuartusII中，完成设计输入后，生成电路网表文件的步骤是（）。

A.Compilation→Synthesis

B.Synthesis→Fitting

C.Fitting→TimingAnalysis

D.Compilation→Simulation

3.VHDL中，标准逻辑位（std_logic）类型共有________种取值。

A.8

B.9

C.10

D.11

4.描述时序逻辑电路时，VHDL进程的敏感表通常包含________信号。

A.数据输入

B.时钟

C.输出

D.电源

5.Moore型有限状态机的输出信号由________决定。

A.当前状态和输入信号

B.当前状态

C.输入信号

D.上一状态

6.VHDL中，用于定义自定义数据类型的关键字是________。

A.si