1. 您所在位置：
  2. 网站首页
  3. 文档分类
  4. 办公文档
  5. 简明教程

Verilog行为模型中正确添加延迟方法.pdfVIP

  • 1
  • 0
  • 约5.6万字
  • 约 16页
  • 2026-07-15 发布于北京
  • 举报

Verilog行为模型中正确添加延迟方法.pdf

    向Verilog行为模型添加延迟的正确方法

    克利福德·E·卡明斯

    SunburstDesign,Inc.15870

    SWBrecciaDrive贝弗顿，

    OR97007

    cliffc@sunburst‑

    如果两次输入变化之间的时间短于过程赋值延迟、连

    续赋值延迟或门延迟，则先前安排但未实现的输

    件将被新安排的输件所替换。

    设计工程师经常构建带有行为延迟的Verilog模型。

    大多数硬件描述语言允许使用多种延迟编码风格，但传输延迟模型在任何输入信号变化后将所有信号

    其中很少有真正模拟实际硬件延迟的编码风格。一些到输出。计划的输出

    您可能关注的文档

    最近下载

    文档评论（0）

    1亿VIP精品文档

    更多 >

    相关文档

    更多 >