基于脉冲神经网络的类脑边缘计算芯片事件驱动编码与异步电路设计.docxVIP

PAGE2

基于脉冲神经网络的类脑边缘计算芯片事件驱动编码与异步电路设计

摘要

随着物联网与人工智能的深度融合，边缘设备对低功耗、低延迟的智能推理需求日益迫切。传统人工神经网络在边缘部署时面临功耗墙与数据洪流的双重挑战，其同步计算范式与密集乘法累加运算难以满足毫瓦级功耗约束下的实时处理需求。

本课题以脉冲神经网络为理论基础，以异步电路设计为实现手段，设计了一款类脑边缘计算芯片的完整方案。核心工作包括：提出面向图像与语音信号的事件驱动稀疏编码算法，将密集的帧式数据转化为异步脉冲序列；设计基于漏积分发放模型的SNN神经元电路，采用异步握手协议取代全局时钟；构建基于地址事件表示的路由网络，实现脉冲数据包的片上高效传输。

全文遵循“需求分析→总体设计→详细设计→实现→测试”的工程递进路径。首先分析边缘智能场景的功耗与实时性痛点，明确芯片设计的功能与非功能指标。随后完成系统架构设计，将芯片划分为编码前端、SNN计算核心与路由网络三大模块。进一步细化各模块的电路结构、接口协议与算法流程，并基于VerilogHDL完成关键模块的RTL实现。最后搭建测试环境，从功能正确性、功耗性能与推理延迟三个维度验证设计有效性。

本设计的核心创新在于：摒弃了传统同步时钟树，采用全异步电路架构实现事件驱动的脉冲计算，理论上可将芯片动态功耗降低至同步方案的30%以下。这一设计为边缘智能硬件提供了一条超低功耗