EE115C–数字电子电路
2:层次化原理图和仿真
目标是熟悉Virtuoso原理图编辑器,学习如何创建基本原语的符号视图,组合符号以形
成层次结构,并通过设计。为了实现这些目标,考虑了扇出为四(FO4)和环形
振荡器配置的CMOS反相器。这些配置广泛用于技术特征化:估计技术在门延迟方面的速
度。这里获得的数据将成为估算复杂电路延迟的重要工具。
启动Cadence工具并打开库管理器窗口。如果您不记得所有步骤,请回顾启动
Cadence和输入设计原理
EE115C–数字电子电路
2:层次化原理图和仿真
目标是熟悉Virtuoso原理图编辑器,学习如何创建基本原语的符号视图,组合符号以形
成层次结构,并通过设计。为了实现这些目标,考虑了扇出为四(FO4)和环形
振荡器配置的CMOS反相器。这些配置广泛用于技术特征化:估计技术在门延迟方面的速
度。这里获得的数据将成为估算复杂电路延迟的重要工具。
启动Cadence工具并打开库管理器窗口。如果您不记得所有步骤,请回顾启动
Cadence和输入设计原理
文档评论(0)