基于粗粒度可重构阵列的CNN加速器设计与计算映射优化 .docxVIP

PAGE2

基于粗粒度可重构阵列的CNN加速器设计与计算映射优化

摘要

随着深度学习技术在计算机视觉、自然语言处理等领域的广泛应用，卷积神经网络（CNN）已成为人工智能应用的核心算法。然而，CNN模型参数量的急剧增长对硬件平台的计算能力与存储带宽提出了严峻挑战。传统的通用处理器在执行CNN推理任务时，受限于冯·诺依曼架构的存储墙瓶颈，能效比难以满足边缘端设备的需求。针对这一问题，本课题设计了一款基于粗粒度可重构阵列（CGRA）的CNN加速器，并针对计算映射问题进行了深度优化，旨在提高阵列资源利用率与整体计算能效。

本文首先分析了CNN算法的计算并行性与数据局部性特征，确立了以粗粒度可重构架构为基础的设计方案。其次，设计了包含处理单元阵列、片上存储系统、控制器及DMA模块的硬件架构，支持卷积、池化及激活函数等算子的灵活配置。核心创新点在于提出了一种基于行遍历与分块策略的计算映射优化方法，通过循环展开与数据流重排，有效降低了片上存储访问冲突，提升了阵列计算单元的并行度。随后，基于FPGA平台完成了硬件逻辑实现与仿真验证，并构建了自动化映射工具链。测试结果表明，该加速器在典型CNN模型上的阵列利用率达到85%以上，相比基准方案性能提升了约20%，有效验证了设计的可行性与高效性。

关键词：卷积神经网络；粗粒度可重构架构；硬件加速器；计算映射；FPGA

第一章绪论

1.1研究背景