基于图神经网络的VLSI布线拥塞预测系统设计与早期评估.docxVIP

PAGE2

基于图神经网络的VLSI布线拥塞预测系统设计与早期评估

摘要

随着集成电路工艺节点持续缩小，超大规模集成电路（VLSI）设计中的布线拥塞问题日益严峻。传统布线工具通常在布局后阶段进行详细布线时才能发现拥塞，导致设计迭代周期长、资源消耗巨大。本课题旨在设计并实现一个基于图神经网络的VLSI布线拥塞预测系统，在布局阶段早期预测布线拥塞分布，为布局优化提供关键反馈，从而缩短设计周期，提升设计质量。

本设计遵循软件工程开发流程。首先，通过需求分析明确了系统需具备布局数据解析、图结构建模、GNN模型训练与推理、拥塞热图可视化等核心功能，并确定了预测精度与运行效率等非功能指标。其次，在总体设计中规划了数据预处理、模型服务、可视化交互三大模块的层次化架构。详细设计阶段，重点阐述了图神经网络模型的结构、训练流程以及系统内部接口。实现环节基于PyTorchGeometric等框架完成了核心模块开发。最后，通过功能与性能测试验证了系统的有效性与实用性。

本系统的核心创新在于将集成电路布局图抽象为异构图，并利用图神经网络捕获单元、线网及布线区域间的复杂空间与拓扑关系，实现了端到端的拥塞密度预测。测试表明，系统在公开基准电路上的早期拥塞预测平均误差控制在15%以内，能为布局工程师提供有效的早期设计指导。

关键词：电子设计自动化；超大规模集成电路；布线拥塞预测；图神经网络；早期评估

第一