电子信息工程集成电路设计公司集成电路工程师实习报告.docxVIP

电子信息工程集成电路设计公司集成电路工程师实习报告

一、摘要

2023年6月5日至8月22日，我在电子信息工程集成电路设计公司担任集成电路工程师实习生。核心工作成果包括参与射频滤波器芯片的版图设计，完成2级金属层布线优化，使信号延迟降低15%，功耗减少12%；协助验证团队完成5nm工艺逻辑仿真，修正47处时序违规问题，确保了90%的测试用例通过率。专业技能应用涉及CadenceVirtuoso、SynopsysVCS等工具，掌握了版图与仿真协同调试方法，提炼出基于S参数抽样的参数化设计流程，可复用于高速电路设计优化。

二、实习内容及过程

2023年6月5日到8月22日，我在一家做射频芯片的公司的IC设计部门实习，职位是集成电路工程师助理。部门主要搞5G通信用的滤波器和功率放大器芯片，客户都是手机品牌和通信设备商。我跟着师傅做了射频滤波器的版图设计，那段时间是7月10号到8月15号，用的是CadenceVirtuoso工具。刚开始对混合信号布局很懵，尤其是电源网络的隔离，师傅教我用S参数仿真来检查端口匹配，我花了整整两周跑仿真数据，把耦合电容的值从0.5pF调到0.8pF，最终版图寄生参数降低了18%，回波损耗在1.2GHz频点从10dB降到了25dB，老板还挺满意的。

8月1号到8月20号，我帮忙验证团队做5nm工艺的数字前端逻辑仿真，用的是SynopsysVCS和Desi