MOS SRAM静态噪声容限与仿真研究.pdfVIP

表格

{

边框‑合并:

合并;

}

表格,

th,

td

{

边框:

1px

实线

#000;

}

MOS

SRAM单元的静态噪声容限分析

埃弗特·西芬克，IEEE高级会员，斯·J·利斯特，与扬·洛斯特罗，IEEE会员

——本文通过解析方法与仿真研究了电阻负载（R‑load）和全CMOS

SRAM单

元的稳定性。推导了静态噪声容限（SNM）随器件参数与电源电压变化的显式解析表达

式，这些表达式可用于预测参数变化对稳定性的影响，并优化SRAM单元设计。同时提

出了一种易用的SNM仿真方法，其结果与解析表达式预测值高度吻合。研究进一步表明，

在低电源电压下，全CMOS单元比R‑load单元具有更高的稳定性。

一、引言

SRAM单元设计需关注两个要素：单元面积与稳定性。单元面积约占总面积的

三分之二，而稳定性决定了软错误率及器对工艺偏差与工作条件的敏感度。二者相

互制约，因为提升稳定性的设计必然导致单元面积增大。

过去数年间，针对触发器单元稳定性的理解与建模已投入大量研究。基本交叉耦合单元

外似简单，但对其稳定性的解析建模尝试仅取得有限