电子信息半导体公司集成电路设计实习报告.docxVIP

电子信息半导体公司集成电路设计实习报告

一、摘要

2023年7月10日至2023年9月5日，我在电子信息半导体公司担任集成电路设计实习生，负责CMOS工艺的数字前端设计工作。核心成果包括完成1款64位RISCV处理器核心的流水线优化，将时钟周期从1.2ns缩短至0.9ns，性能提升25%；通过静态时序分析（STA）修复200处时序违规，确保芯片在0.65V电压下满足1GHz工作频率要求。期间应用了SynopsysDesignCompiler进行逻辑综合，利用VCS进行功能仿真，熟练掌握YAML脚本自动化脚本编写，累计编写并调试50余条脚本提升设计效率30%。提炼出基于UVM的系统级验证方法论，搭建了包含10个测试场景的验证环境，验证覆盖率达98%。

二、实习内容及过程

2023年7月10日到9月5日，我在电子信息半导体公司实习，岗位是数字前端设计工程师。公司主要做先进制程的芯片设计，有几百人规模，氛围挺卷的，但学到东西确实多。

主要参与了1款64位RISCV处理器的流水线优化。之前刚接手时，这颗芯的时钟周期是1.2ns，客户要求在0.65V电压下跑到1GHz，明显不够。我花了2周时间梳理逻辑路径，发现好几处数据冒险和寄存器重载问题。当时手头只有DesignCompiler和VCS这些工具，一开始调时序参数挺费劲，很多次综合结果都不理想。后来跟导师学的，用YAML脚本自动跑不同