台积电先进封装技术评估与行业竞争态势分析.pdfVIP

今天晚上与倪博士的学习，已经初步了解台积电

此次评估机台的制程应用，简

要如下：｜end▁of▁sentence｜

1.目前28

纳米制程application

processor

和Dram

用Pop

封装,但

POp

受限

于AP

TMV

激光打孔尺寸的限制,In

Fo

AP用copper

pillar

代替TMV。｜end▁

of▁sentence｜

2.在FO

针对明后年20nm

16nm

制程AP

和Dram

的封装,会是

3D

封装量产应

用前的AP和Dram

的主流封装。｜end▁of▁sentence｜

3.AP

和Dram

的尺寸是CIS

的3倍大,wafer

数量增多;且

Fanout切割后再Mold成

wafer,单从这点封装的

wafer

数量也会是前段wafer

的1.5‑2倍。｜end▁of▁

sentence｜

4.初步计算

Dram的封装用

5道黄光,AP的封装用

10道黄光,机台的需求量很大。

｜end▁of▁sentence｜

5.台积电

领先2

年

ASE

MTI

都在分析拆解台积电

的技术,而

台积电

已经开始

pilot

run

.

为此台积电

开始

”夜鹰“计划,研发也

3班倒。｜end▁of▁

sentence｜

6.防止台积电

此技术独大，美光和联发科也在联系