《现代EDA技术及其应用》张俊涛教材(陕西科技大学) ppt课件 第5、6、7章.ppt

返回TimingAnalyzer窗口后，可以看到TimingAnalyzer窗口左侧的task子窗口中的CreateTimingNetlist前已经打“√”，如图所示，表示时序网表生成成功。（3）指定时序需求。选择Constraints菜单栏下的CreateClock命令，弹出生成时钟对话框。在Clockname栏中填入clk400”，周期栏填入“2.5”，在Waveformedges的Rising和Falling栏中不填入任何数值（默认占空比为50%），将时钟clk400设置为400MHz的方波。点击图中Targets栏后的浏览图标，将弹出下图所示的“N