- 0
- 0
- 约3.83万字
- 约 12页
- 2026-10-30 发布于北京
- 举报
块
RAM
(BRAM)
模块
(v1.00a)
DS444
2009年12月2日产品规范
简介LogiCORE
IP信息
BRAM模块是一个可配置的内存模块,可连接至多种BRA规格
M接口控制器。®
Spartan‑3A/3A
DSP、Spartan‑3、
BRAM模块的结构化HDL由EDK设计工具根据B
块
RAM
(BRAM)
模块
(v1.00a)
DS444
2009年12月2日产品规范
简介LogiCORE
IP信息
BRAM模块是一个可配置的内存模块,可连接至多种BRA规格
M接口控制器。®
Spartan‑3A/3A
DSP、Spartan‑3、
BRAM模块的结构化HDL由EDK设计工具根据B
文档评论(0)