中国兵器工业集团数字IC设计人才引进模拟卷.docxVIP

中国兵器工业集团数字IC设计人才引进模拟卷

考试时间：______分钟总分：______分姓名：______

一、选择题（每题2分，共20分）

1.以下哪个逻辑门是其他与或门、或与门组合的万能门？

A.与门(AND)

B.或门(OR)

C.非门(NOT)

D.异或门(XOR)

2.在VerilogHDL中，表示连续赋值（always@(*)）的语句关键字是？

A.assign

B.always

C.reg

D.wire

3.一个4位的加法器，其输出端需要产生进位输出，至少需要多少个全加器级联？

A.4个

B.3个

C.2个

D.1个

4.以下哪种同步设计方法能有效防止组合逻辑冒险引起的时序问题？

A.建立时间裕量(SetupTimeMargin)

B.保持时间裕量(HoldTimeMargin)

C.延迟平衡(DelayBalancing)

D.增加时钟频率

5.在CMOS电路中，静态功耗主要来源于？

A.逻辑门导通时的动态功耗

B.逻辑门截止时的动态功耗

C.PMOS和NMOS晶体管的静态漏电流

D.时钟信号的频率

6