山特电子FPGA暑期实习笔试题.docxVIP

山特电子FPGA暑期实习笔试题.docx

考试时间：______分钟总分：______分姓名：______

一、选择题（每题2分，共20分）

1.下列哪一项不是FPGA的主要组成部分？

A.可编程逻辑块（CLB）

B.输入/输出块（IOB）

C.存储器块（MB）

D.硬件处理器核

2.在Verilog中，表示逻辑非的运算符是？

A.

B.||

C.~

D.!

3.下列哪一种逻辑门是组合逻辑电路？

A.触发器

B.与非门

C.D触发器

D.寄存器

4.FPGA设计流程中，通常在哪个阶段进行功能仿真？

A.设计输入

B.综合后仿真

C.实现后仿真

D.时序仿真

5.下列哪种方法不属于FPGA设计中IP核的获取方式？

A.自行设计

B.购买商业IP

C.使用开源IP

D.直接使用FPGA厂商提供的免费IP

6.以下关于FPGA和ASIC的说法，错误的是？

A.FPGA的可编程性强，ASIC的固定功能性强

B.FPGA的功耗通常低于ASIC

C.FPGA的制造周期短，ASIC的制造周期长

D.FPGA的成本通常低于ASIC

7