山特电子FPGA人才引进笔试题目.docxVIP

山特电子FPGA人才引进笔试题目.docx

考试时间：______分钟总分：______分姓名：______

一、选择题（每题只有一个正确选项，请将正确选项的首字母填入括号内。每题2分，共30分）

1.下列哪个逻辑门具有“输入全高则输出低，否则输出高”的特性？()

A.与门(AND)

B.或门(OR)

C.非门(NOT)

D.与非门(NAND)

2.一个4位二进制加法器，其输出端可能产生的最大进位是？()

A.Cin(进位输入)(Cin)

B.Cout[0](最低位进位输出)(Cout[0])

C.Cout[3](最高位进位输出)(Cout[3])

D.无进位产生(Nocarry)

3.在Verilog/VHDL中，表示“或”运算的逻辑运算符是？()

A.(逻辑与)()

B.||(逻辑或)(||)

C.|(位或)(|)

D.^(异或)(^)

4.以下哪个是有限状态机（FSM）的基本组成部分？()

A.数据通路(DataPath)

B.控制单元(ControlUnit)

C.时钟信号(ClockSignal)

D.输入信号(Inpu